英语原文共 18 页，剩余内容已隐藏，支付完成后下载完整资料
面向毫米波通信网络的40GHz集成单芯片接收机系统的小型化方法
Sandeep Kumar1bull;Binod Kumar Kanaujia2bull;Santanu Dwari1bull;Ganga Prasad Pandey3bull;Dinesh Kumar Singh1
网上发布时间：2015年5月16日
copy;Springer Science Business Media 2015纽约
摘要：单芯片接收机系统的全面集成在毫米波（MMW）应用领域仍然是一个挑战。 在本文中，提出了天线，滤波器和CMOS低噪声放大器（LNA）的集成，提供了一种新的三重设计
MMW通信网络的接收机系统。 设计并集成了三级CMOS低噪放大器，共同设计滤波器和矩形微带天线，放宽了50 GHz阻抗匹配约束条件，适用于40 GHz的设计。 此外，新的三重设计技术大大提高了整个系统的集成度，最大限度地减少了噪音并减少了芯片面积，从而节省了系统的总体成本。 在ADS.v.12中使用90 nm CMOS设计套件对三级CMOS LNA设计进行了仿真和布局。 CMOS LNA的仿真结果显示，使用适当的阻抗匹配网络可以实现3.8 dB噪声系数，15.8 dB增益和-28 dB回损。 另外，为了优化噪声系数，不使用输入 - 输出匹配网络对三级CMOS LNA进行理论分析。 滤波器和贴片天线的共同设计也与CMOS LNA电路进行了分析和整合。 最后，进行了接收机的三重设计规划和研究，说明了系统使用所提出的方法，演示了25dB的峰值增益和2.8dB的噪声系数。
关键词：带通滤波器，CMOS ，CMOS LNA毫米波三重设计
＆Binod Kumar Kanaujia bkkanaujia@yahoo.co.in; bkkanaujia@ieee.org
Sandeep Kumar fedrer.engg@gmail.com
Santanu Dwari santanu_dwari@rediffmail.com
甘加Prasad Pandey ganga.mait@gmail.com
Dinesh Kumar Singh dinesh12dk@gmail.com
1印度矿业学院电子工程系，Dhanbad 826004，印度
2印度德里110031，先进通信技术与研究Ambedkar研究所电子与通信工程系
3印度德里110085 MAIT电子与通信工程系
介绍
现在，接收机系统的组件集成趋势集中在毫米波（MMW）频率上。 互补金属氧化物半导体（CMOS）技术由于其诸如低成本，小尺寸，低功耗和高集成度等诸多优点而仍被认为是有吸引力的选择。 尽管有几个优点，但是在MMW应用中使用CMOS的低噪声放大器（LNA）的设计面临着许多需要克服的挑战和困难。 目前，研究人员每天都在寻找新的解决方案，可以利用现有的无线系统网络实施，以提供更宽的带宽，更高的质量和更多的增值服务[1]。 然而，在接收器中使用的天线的性能仍然存在几个挑战。 因此，为了设计性能优越的接收机系统，设计人员需要更加重视天线，滤波器和LNA的集成。
有关MMW应用接收机系统设计的文献已有报道。 一种新型的邻近耦合有源器件集成天线在1.8 GHz时表现出20 dBi的增益[2]。 天线和LNA的协同设计在3.5-5 GHz频带内实现了13 dB的增益[3]。 24 GHz接收器前端设计提供了36 dB的增益，但牺牲了LNA的噪声系数（NF）[4]。 30 GHz的单片接收机已经实现了17 dB的增益，但在设计中未考虑天线和滤波器设备[5]。 在40 GHz的LNA全集成中，滤波器和天线系统在体衬底上实现了-8 dB的增益，在HR SOI衬底上实现了-2 dB的增益，而且LNA设计尚未被考虑用于研究[6]。 也有观察到高收益
并且在MMW应用的接收机系统中需要高性能。
基于CMOS技术的一些LNA早些时候也有报道[7–11]。 采用0.18 lm CMOS技术的40 GHz三级级联TFMS调谐放大器的峰值增益为7 dB [7]。 具有三级级联配置的0.13微米CMOS共面波导（CPW）放大器在40 GHz时实现了19 dB的峰值增益[8]。 CMOS LNA具有片上低质量因子的噪声优化技术（Q）电感在10 GHz时获得了12.93 dB的增益，但代价很低，反向隔离参数[9]。 在设计LNA时，作者需要更多地关注NF，获得并反向隔离。 另外，也有报道了关于带滤波器的贴片天线的共同设计的几篇论文。 MURATA通带滤波器与10 GHz贴片天线的集成实现了24 dB的回波损耗[10]。 具有集成带通滤波器和带缺口特性的紧凑型平面超宽带贴片天线已在[11].
本文介绍了针对MMW无线通信网络的40GHz单芯片集成接收机系统的小型化方法。 所提出的集成CMOS低噪声放大器，滤波器和微带天线的新思路优于所有文献报道最高正向增益为25 dB，噪声系数为2.8 dB，在-24 dB附近具有良好的反向隔离，保持50 X的正确输入输出阻抗匹配。
在上述分析的帮助下，CG-LNA可以在设计频率下使用50 X阻抗匹配网络以噪声系数和增益为代价实现良好的反向隔离（S11）。 为了补偿损耗参数，CS级被用作拓扑中的下一个连续级，并在下一小节进行讨论。
2.2通用的源拓扑
具有电感源退化技术的CS-LNA被认为是具有吸引力的方法，因为它提供了出色的噪声性能并提供了更高的增益。 在等式 （6），通过选择栅极电感（Lg）和源电感（Ls）使输入阻抗（zin）与CGS在设计频率[9].
z = s(L L) 1 xL
众所周知，采用电感源技术的CS拓扑结构中50 X电阻输入阻抗是无噪声的。
L是通道长度，PD是功率耗散，vOD是过驱动电压，VSAT和ESAT分别是饱和速度和饱和电场。 Po是由技术参数（VSAT，ESAT）和设计目标规格（VDD，x0，Rs）确定的常数[13]。 在等式 （8），忽略单级CS-LNA的与电感器（Lg，Ls）相关的串联电阻。 将CS-LNA的电感串联电阻对噪声系数进行优化的影响进行了修改[9]并由方程 （11).
2.3使用CG-CG-CS LNA进行噪声图优化
参照上述噪声系数公式，包括串联电阻（11）和CG-LNA噪声系数（5）的影响，提出的设计的理论分析是不使用输入输出匹配网络的情况下完成的。
为了计算整个电路的最佳噪声系数，必须正确选择CG和CS级的器件尺寸。 在给定的电路中，最初我们使用器件尺寸公式Eq计算了具有固定PD的单级CS LNA的器件尺寸。 （12）并选择参数[13]。 然后，CG阶段的设备尺寸也由方程式确定。 （13）。 它承认15-128指的器件尺寸，总栅极宽度从21到360 lm，以获得CG-CG-CS LNA的最佳噪声性能。 推导（5）中给出的CG-CG-CS LNA的最佳噪声系数，CG阶段的NF和NF。
理论分析相应选择偏置相关参数（a，c）。 在等式（14）并入了三个阶段（CG，CG和CS）的噪声系数，并获得了40 GHz的5.8 dB的NF，如图3所示。 3。 为了更加忠实地指示，在CS级中使用寄生电感来仿真CMOS CG-CG-CS LNA电路的三级NF。 用于模拟的工具是Agilent Advanced Design System.v.12。 数字 4 显示CMOS CG-CG-CS LNA的模拟和计算的NF。 在40 GHz时，仿真NF为6 dB，而计算值为5.8 dB，采用90 nm CMOS技术中M1，M2和M3的不同指数。 该NF计算忽略了CG的串联电阻影响，但包括CS的串联电阻效应。 第三节分析了具有输入输出匹配网络的CG-CG-CS LNA的电路设计。
2 CG-CG-CS LNA的电路设计
为了在设计的接收机系统中保持50Omega;阻抗匹配，首先我们设计了三级LNA，其中CG-LNA的前两级在工作频率下提供了良好的反向隔离参数。 众所周知，NF和高
增益是LNA设计的基本要求。 为了实现这些参数，我们通过键合线（电感）进一步将下一阶段即CS与源极退化组合在一起。 选择片上电感是设计输入输出匹配网络的关键，因为它决定了匹配网络的质量。 采用安捷伦先进设计系统（ADS）的90纳米RF CMOS技术的商用台湾半导体制造公司（TSMC）设计套件实现了40 GHz的CG-CG-CS LNA。 CG-CG-CS LNA在40 GHz时的示意图如图1所示。 5。 在我们的设计中，具有CS拓扑的CG的想法来自[9]使用CS和CG LNA在0.18 GHz CMOS工艺中进行10 GHz噪声优化配方，但牺牲了性能
其输入输出阻抗匹配。 对于CG LNA的两阶段，M1的宽度在（13）式给出的公式的帮助下计算为36 lm。
CG的第二阶段旨在满足M2所需的性能和宽度计算为21流明。 两个阶段的CG LNA由L1，L2，C1，C2，C3和Vbais1，Vbais2的直流电源具有低Q因子。 从CG的两个阶段观察
低噪声放大器在很宽的频率范围内具有良好的回波损耗，并在NF中具有折旧并获得增益。 为了对此进行补偿，通过电感L3将具有源极退化的单级CS耦合到CG LNA的输出。 通过适当选择参数，可以使电感L3与M3的寄生电容共振。
M3的宽度通过公式计算为35 lm。 （12）。 对CG-CG-CS低噪声放大器的设计电路进行仿真，得到如图3所示的S11和S21 6 分别在-28和15.8 dB。 使用良好的输入可获得50 X输入阻抗（实数和虚数）
匹配网络如图1所示。 7。 如图所示。 8，在下一阶段即CS的帮助下，获得了15.8 dB的最佳增益和3.8 dB的NF。 在仿真中，L1，L2和L3选择为165pH，540pH和812pH，可以与器件M1，M2和M3的寄生电容共振。在40 GHz。 串联的两个228fF电容用输出电容器C出的208fF执行，修改了工艺变化。 输入输出RF键合线的寄生电容也包含在电路仿真中。 1.8 V电源供电时，此CG-CG-CS LNA的总功耗为24 mW。 数字 9 是所提出的CG-CG-CS-LNA的总面积的布局1212*9*1127 lm2。 表 1 显示了较早报道的各种LNA与所提出的设计的比较。
3 补丁天线和滤波器的实现
基于以上提出的CG-CG-CS LNA设计结构，现在关注接收机系统的微带贴片天线和滤波器设计。 为了在整个接收器中保持50倍的阻抗匹配和更高的增益，在40 GHz时进行天线和滤波器的共同设计并分析结果。
4.1长方形贴片天线
微带天线是一款薄型，重量轻，价格低廉的天线，可用于各种形状。 在我们的分析中，矩形贴片天线设计有50X的微带馈线，其宽度（Wm）为2mm，长度（Lm）为0.7mm。 50 X馈线从贴片的右边缘偏移s = 0.2 mm。 贴片天线的布局如图2所示。 10。 具有低电介质的10密耳衬底（t = 0.254mm）
常数（RT Duroid 5870; er= 2.33）被选择用于贴片设计。 长度和宽度取Lp= 2.2毫米和Wp= 2.4毫米，这是借助于40 GHz时矩形贴片天线的布局。 RT duroid衬底的总面积为9 9 9 mm2。
自由空间，eo是自由空间和L的介电常数 2DL是补丁的有效长度。 制造天线的原型如图1所示。 11.
在ADSv.12中模拟了建议的40 GHz频率的矩形贴片天线的布局。 很明显，在接收的情况下，从天线接收的能量量被耦合到50X端口。 对于贴片天线的理论分析，元件电阻（R），电感（L）和电容（C）并联连接，并使用公式确定贴片的输入阻抗。 （18）。 理论分析也在ADS原理图窗口中完成，R，L和C的值分别提取为50 X，30.66 pH和0.51 pF。 人物 12 和 13 分别示出了所提出的天线的回波损耗和输入阻抗。 模拟的，理论的和实测的结果非常一致，如图1所示。
4.2贴片天线和滤波器的联合设计
贴片天线和滤波器的共同设计策略在此处作为MMW应用的整个接收机系统设计的下一阶段。 设计中的一项艰巨任务是维持50 X阻抗匹配的条件。 在这种设计中，将上面讨论的矩形贴片天线集成
全文共7709字，剩余内容已隐藏，支付完成后下载完整资料
资料编号：[13544]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
