英语原文共 135 页，剩余内容已隐藏，支付完成后下载完整资料
学校：加州大学
标题：用于60GHz无线通信的高速DSP电路和系统
作者：Hsiao, Frank
发布日期：2013-01-01
同行评审|论文/博士论文
摘要
未经许可的60GHz频段为短距离室内Gb/s无线通信应用提供了新的机会。与III-V半导体工艺技术相比，基于纳米CMOS的60GHz收发器从制造成本和低功耗角度来看具有吸引力，但这些灵敏的毫米波收发器非常容易受到工艺变化的影响，因此他们面临着实现高产量表现。这表明基于DSP的校准电路和算法可以补偿由于工艺变化导致的性能损失。在论文的第一部分，提出了基于DSP的“自愈”电路和系统，对多个RF收发器参数（如噪声系数，图像，发送器IQ失配和直流偏置）进行并行校准，以优化60GHz CMOS收发器性能。将讨论用于探测和测量RF参数的数字基带电路，例如直接数字频率合成器，基于FFT的频谱分析仪和自修复校准控制器，将针对65纳米CMOS工艺中的4Gb/s的60GHz自愈式收发器SOC进行讨论。
在论文的第二部分中，重点将放在一个用于多路径Gb/s60GHz SOC无线电的数字调制解调器的实现方面。以65纳米的7Gb/s OFDM/单载波频域均衡器为例。4个并行信号处理架构允许此均衡器芯片实现1.76GS/s的符号采样速率，而核心DSP电路以1/4输入符号速率计时。该均衡器芯片配备了一个512pt FFT处理器和一个512pt IFFT处理器，用于解调接收到的OFDM和单载波信号。它包括一个基于时域Golay相关器的信道估计器，以获得多径信道脉冲响应，还包括一个用于频域信道校正的MMSE均衡器。
致谢
首先，我要感谢我的顾问Frank MC Chang教授在博士研究期间多年的指导，鼓励和支持。我想感谢Pamarti教授，姚教授和张教授担任我的委员会成员，以及他们对论文的意见和建议。
我要感谢加州大学洛杉矶分校HSEL实验室的所有同事以及我有幸与加州大学洛杉矶分校合作的每一个人。我在这里学到了我认识的一切。
第1章介绍
在60GHz的未经许可的7GHz带宽为短距离Gb/s无线通信系统带来了很多机会。IEEE 802.15.3c和802.11ad等标准已经在60GHz频带内推广使用无线LAN或WPAN通信应用[1] [2]。在这些应用中，非常希望降低功耗和制造成本，以便具有经济上可行的产品。CMOS工艺技术则成为实现这些60GHz通信应用电路的明显解决方案。然而，在超深亚微米CMOS工艺技术中，当工艺统计变化很高时，为了维持集成电路的低成本和高制造良率通常是非常具有挑战性的任务。 由于RF放大器的线性变化，Sensititve毫米波电路的成品率会有所下降。这意味着某种电路校准或补偿来补偿收发器电路参数以提高良率性能。这些校准机制通常是基于DSP的数字电路，用于估计某些模拟电路损伤参数，然后在数字域或模拟域中执行补偿。在这项工作中，介绍了射频收发器上的多个电路参数的集体数字校准或“自我修复”。片上校准或自愈60GHz电路带来了几个额外的挑战。 在系统级，需要宽带宽和线性“传感器”和电路控制“旋钮”来感测和调谐或“治疗”收发器损伤。数字自愈算法必须能够正确捕获收发器的特性，并且为了适应60GHz收发器系统，应用于自愈算法的数字电路也必须具有高速和宽带宽。同时，这些Self-Healing数字电路和处理器的功耗必须最小化，因此安装SelfHealing处理功能所需的额外开销将很小，并且适用于片上集成。
在论文的第一部分，将介绍60GHz通信和60GHz收发器的无线电损伤。这些射频电路损坏以及导致制造良率损失的纳米级CMOS工艺变化将为基于自修复的60GHz收发器提供强有力的动力。在本论文的第一部分，将介绍DSP SelfHealing算法，并讨论数字电路实现的细节。
在论文的第二部分，将介绍60GHz无线通信的数字基带信号处理。 对于IEEE 802.15.3c和IEEE 802.11ad等标准，它们都采用单载波和OFDM调制方法。对于高吞吐量的多路径Gb/s60GHz无线系统，多路径通道均衡是数字基带调制解调器中最具挑战性和面积/功耗的功能之一。为了补偿这些系统的信道诱导的ISI效应，OFDM调制或时域信道均衡器被广泛应用。单载波调制技术通常应用像DFE（判决反馈均衡器）那样的时域信道均衡器，并且OFDM调制通常在频域中应用1抽头信道频率响应反演。当在60GHz非视距（NLOS）多径信道环境中传输时，应用OFDM类似1抽头信道频率响应反演过程的均衡器优于时域DFE，其中均方根（RMS）信道延迟当传输符号速率1GS/s时，扩展可能超过10ns或超过100个符号。在这种多径信道环境中，为单载波传输系统设计DFE需要大量的反馈滤波器抽头来补偿多径衰落。无线信道环境中使用的这些类型的DFE的滤波器抽头的数量通常与实现它们所需的复数乘法器的数量成正比，因为无线信道脉冲响应将随着时间而改变。此外，用复杂调制（例如8PSK和16QAM）支持多路径Gb/s吞吐量所需的额外环路展开和并行先行符号决策硬件，使DFE在面积和功耗方面无法应用。因此，大多数先前报告的用于无线基带调制解调器的Gb/s基带DFE仅支持简单的调制方法，如QPSK或MSK。
从基带系统集成的角度来看，当实现组合OFDM和单载波调制调制解调器时，非常希望具有均衡硬件架构，其将充分利用OFDM接收器中已经需要的FFT处理器来执行信道估计，均衡以及用于解调单载波信号的其他调制解调器信号处理功能。由于单载波频域均衡（SC-FDE）的概念和数据路径与OFDM调制解调器接收机的概念和数据路径相似，因此成为一种有吸引力且可行的低成本实现解决方案。
本文研究60GHz无线通信系统的7Gb/s频域最小均方差（MMSE）均衡器芯片。 4个并行信号处理架构允许这个均衡器芯片实现1.76GS/s的符号采样率，而核心DSP电路的输入符号速率为1/4（1.76GHz/4=440MHz）。这个1.76GS/s符号采样率实现了IEEE 802.15.3c和IEEE 802.11ad标准所要求的采样率，并且它是在65nm技术节点中实现这一目标符号率规范的第一个实现的均衡器。该均衡器芯片配备了一个512pt FFT处理器和一个512pt IFFT处理器来解调接收的OFDM和单载波符号。它还包括一个基于时域的基于Golay相关器的信道频率响应（CFR），并且还包括一个用于频域中信道多路径补偿的MMSE均衡器。为了在Gb/s吞吐率下验证所提出的均衡器芯片，该芯片还实现了差分输入时钟驱动器和低压差分信号（LVDS）输出驱动器。
本论文的内容如下。第2章讨论了60GHz无线电的无线电系统设计的不同方面。在第2章中，还讨论了基线60GHz无线电系统，并将其用作与稍后介绍的自愈式60GHz无线电SOC的比较。在第3章中，将介绍60GHz射频的射频损伤，并讨论包括高级别自愈算法和架构在内的概念。第4章将讨论应用于自愈式60 GHz无线电的DSP电路的细节。将讨论电路规格，设计考虑和体系结构。同样在第4章中，还将介绍自愈式60GHz无线电SOC实施结果。第5章重点介绍60GHz无线电的基带调制解调器实现方面。频域均衡器将作为60 GHz基带调制解调器数据路径的主要示例。频域均衡器的性能和实现结果也将在第5章中给出。最后，第6章总结了本文的研究结果和主要结论，并为未来的研究课题提供了一些思路。
第2章 60GHz无线通信和60GHz收发器
本章介绍了60GHz无线通信，并且首先阐述了高短距离数据速率无线通信的动机。接下来是60GHz收发器的介绍。将简要讨论不同的架构和主要收发器电路模块。然后强调60GHz收发器操作的挑战。接下来讨论由于工艺变化导致的纳米CMOS毫米波RF电路的设计挑战。然后总结模拟RF损伤。 最后，将引入基线60GHz收发器，该基准收发器将用作与自愈60GHz收发器的比较。
2.1 60GHz无线通信
在过去几年中，CMOS工艺技术的进步以及对宽带宽高数据速率无线传输的需求使毫米波技术吸引了大学研究团体和工业界的极大兴趣。与当前通信系统相比，60 GHz毫米波技术为高数据速率无线传输提供了几个优势。主要原因之一是以60GHz为中心的7 GHz未授权带宽。这种非授权的大带宽为Gb/s无线应用带来了巨大潜力，如无线无压缩高清视频传输或高速无线数据对接站，可在不需要物理电缆线的情况下连接多个电子设备。
根据美国联邦通信委员会（FCC）的规定，允许60GHz通信具有更高的发射功率。与2.4GHz WLAN或3.1 GHz UWB系统相比，60GHz通信的等效全向辐射功率（EIRP）更高。这种较高的发射功率允许60GHz无线通信在60GHz时克服较高的路径损耗，并将传输环境限制在限制传输链路距离约10米左右的室内环境中。 这也意味着60GHz的有效干扰水平低于2.4GHz和5.2GHz附近的WLAN系统。有了这个巨大的7 GHz带宽可用于60 GHz通信应用，它使系统调制设计更简单。可以应用低频谱效率调制方法，如BPSK，QPSK或16QAM，并使这些系统轻松实现超过1Gb/s。这使得60GHz系统成为支持采用数字调制的Gb/s无线数据传输的理想选择。在IEEE 802.15.3或IEEE 802.11ad等标准中，60GHz的总带宽进一步通道化为2GHz左右的通道。由于60GHz工作在如此高的RF载波频率下，与较低频率的WLAN系统相比，这使得多天线解决方案可以轻松地在芯片上实现。这将使多天线波束成形解决方案能够在CMOS上实现，从而以更低的成本提供更高的集成系统。
当然，凭借所有这些优势，60GHz的短距离通信并非没有价格和挑战。首先，与低频系统相比，收发器的60GHz构建模块的设计和建模变得更加复杂和精密。 在60GHz时，本地振荡器（LO）频率偏移的小偏差意味着基带调制符号的巨大时序和相位偏移，并且基带时序/频率恢复算法需要更多努力。在60GHz或其他毫米波频率下，CMOS中有源和无源器件的设计也变得更加复杂。布局寄生效应必须仔细建模，否则模拟和测量结果之间的频率下移会导致电路性能降低。
在商用移动电子设备中广泛采用的60GHz无线应用面临的另一个主要原因是功耗。由于60GHz通信旨在以简单的低频谱效率调制为目标来实现Gb/s吞吐量，这意味着像ADC（模数转换器）或DAC（数模转换器）这样的混合信号电路模块将成为功率饿了以GS/s的顺序运行。对于数字基带调制解调器，即使在先进的CMOS技术节点（如65nm或40nm）中，也必须实施4并行DSP处理或8并行DSP处理，以满足IEEE 802.15.3c定义的1.76 GS / s的符号采样率要求或IEEE 802.11ad。并行处理意味着数据路径硬件乘以4或8;这意味着增加功率和面积消耗以适应Gb/s传输链路。如何在室内移动电子设备中广泛采用60GHz无线应用之前，以低功耗有效地实现数据路径架构将是一项重大挑战。
2.2 60 GHz无线收发器
在本小节中，将简要描述在UCLA HSEL及其主要电路模块设计的60GHz收发器。该收发器将用作基线收发器，稍后与自愈式60GHz收发器进行比较，以展示毫米波60GHz电路模块的自愈合功能的有效性和必要性，以提高有效成品率。
在基带发射机侧，首先调制输入数字数据位，然后通过驱动I/Q正交DAC将其转换为模拟电压信号。DAC之后是具有1GHz截止频率的三阶逆切比雪夫抗混叠滤波器。这意味着DAC必须工作在2GHz，数字基带调制器的符号信号也必须以2GHz时钟频率传输，以避免信号混叠。在基带接收器侧，为了应对发送的信号，通过应用2GHz时钟的4并行时间交织7b ADC，将基带模拟信号转换为数字信号。基准60GHz发射器和接收器采用2级外差结构设计。尽管基于直接转换（DC）的架构可通过消除IF（中频）级和镜像抑制滤波器大大降低系统硬件复杂度。然而，考虑到布局和电路匹配，在实现的设计中，对I和Q通道严格的振幅和相位失配要求使得很难在60GHz下实现0.1dB的目标增益失配和10度的相位失配。因此基准60GHz收发器采用传统的2阶段超外差收发器架构。在基线60GHz收发器中，中频（IF）状态为12 GHz，随后是RF混频器，将信号从12 GHz上下转换为60GHz载波频率。在发送器端，通过应用正交上变频混频器，I/ Q DAC输出首先转换为12GHz。在第二阶段，单个混频器将12GHz IF信号转换为60GHz。 然后，60GHz上变频信号通过基于3级全差分变压器的功率放大器（PA）进行放大，饱和输出功率（PSAT）为14.85dBm，功率附加效率（PAE）为16％。在接收端，LNA之后是一个单边带RF混合，将信号从60GHz转换为12GHz IF，接着是正交IF混频器，将12GHz信号进一步混频至基带。生成12GHz和48GHz LO信号的60GHz射频合成器由宽带低相位噪声整数N PLL生成。在基准60GHz收发器中，发射器和接收器包含两个相同的PLL，以支持由802.15.3c标准定义的频分双工（FDD）操作。
2.3 纳米CMOS工艺变化影响和60GHz射频电路损伤
本节将讨论CMOS工艺变化影响及其对60GHz电路设计的影响，然后讨论60GHz RF电路损伤。这将带来数字校准的动力，以帮助模拟电路克服过程变化和固有电路损伤。
随着CMOS晶体管尺寸的进步，集成的SOC系统变得越来越流行。然而，随着纳米工艺技术的晶体管性能的提高，它也会增加统计过程的变化并降低其良率性能。一个常见的例子是晶体管阈值电压（Vt）的漂移。晶圆上的这些工艺变化将导致芯片性能差异，从而增加电路设计工作以应对这些工艺变化。随着CMOS工艺规模的扩大，由制造变化（例如阈值电压，晶体管的栅极长度和布线互连工艺变化）导致的工艺变化导致的这种尺度变化将降低集成电路的良率性能。
纳米高性能电路由于尺
全文共6606字，剩余内容已隐藏，支付完成后下载完整资料
资料编号：[11094]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
