Design based on the ARM7 embedded appliance control system
The ARM7s Profile
The ARM7 lead series processors are mainstream embedded processor designed by the British company ARM ARM7 core is 0.9MIPS/MHz the three lines and Von Neumann structure; ARM9-based core is a 5-stage pipeline, provide 1.1MIPS/MHz the Harvard architecture . The ARM7 no MMU, the ARM720T is the MMU, ARM9 ARM9TDMI and ARM9E-S Series ARM9 is the MMU ARM940T Memory protection unit is not a complete MMU.
Basic information
ARM9-clock frequency is higher than the ARM7, a Harvard architecture distinguishes between the data bus and instruction bus, ARM7 processor with three pipeline, while the ARM9 five pipeline, five pipeline to deal with the allocation of each instruction to 5 clock cycles in each clock cycle at the same time, five instructions in execution. ARM9TDMI processor clock frequency of the ARM7TDMI from 1.8 to 2.2 times in the same process.
Instruction cycle
The improvement of instruction cycle:
2.1 loads instructions spear n stores instructions：The most obvious improvement of the instruction cycle number is loads of instructions and stores instructions. From ARM7 to ARM9 these two commands, the execution time reduced by 30%. The instruction cycle is due to two basic micro-processing structure within both the ARM7 and ARM9 processor.
(1) ARM9-based independent instruction and data memory interface, and allows the processor to fetch and read and write data. This is called a modified Harvard architecture. ARM7 only data memory interface, it is also used to fetch and data access. (2) 5-stage pipeline to introduce a separate memory and written back to the assembly line, were used to access memory and write the results back to the register. Two more than one cycle to complete loads instructions and stores instructions.
Interlocking (interlocks) technology
When the instruction data because the previous instruction is not executed is not ready will have a pipeline interlock since the lock. When the pipeline interlock occurs, the hardware will stop the execution of this instruction until the data is ready. Although this technique will increase the code execution time, but provides great convenience for the early designers. Compiler and assembly language programmers can re-design of the code sequence or other methods to reduce the number of pipeline interlock. Branch instruction
ARM9 and ARM7-branching instruction cycle is the same. ARM9TDMI and ARM9E-S does not branch instruction to predict. The ARM9 structure and characteristics
Introduced ARM9E-S as an example the main structure and characteristics of the ARM9 processor. (1) 32bit fixed-point RISC processor, improved the ARM / Thumb code intertwined, enhance sexual multiplier design, support real-time (real-time) debugging; (2) on-chip instruction and data SRAM, and the instruction and data memory capacity is adjustable;
(3) on-chip instruction and data caches (cache) capacity from 4K bytes to 1M bytes;
(4) is set protection unit (protcction unit), and is ideal for embedded applications, memory segmentation and protection;
(5) using the AMBA AHB bus interfaces and peripherals to provide a unified address and data bus;
(6) support for external coprocessor instruction and data buses with a simple handshake signaling support;
(7) to support standards-based scan test methodology, and support the BIST (built-in-self-test); (8) Support the Embedded Trace Macrocell, to support real-time tracking instructions and data;
Basic introduction
ARM offers a range of kernel, system extensions, microprocessors and system-on-chip program. All products are a common software system, so the same software can be run in all products (in theory). Typical products are as follows. ① the CPU core
- ARM7: Small, fast, low-power, integrated RISC core for mobile communications.
- The ARM7TDMI (Thumb): This is the authorized user of a product, the ARM7 instruction set with Thumb extensions together to reduce the memory capacity and system cost. Also use the embedded ICE debug technology to simplify system design, and a DSP-enhanced extensions to improve performance. The typical use of the product is a digital cellular phones and hard drives.
- ARM9TDMI: a 5-stage pipeline of ARM9 core with Thumb extensions, debugging and Harvard Bus. The ARM7TDMI, the same production process, performance up to twice as many. Commonly used in networking and set-top boxes. ② system expansion - Thumb: 16 cost of the system, to provide 32-bit RISC performance, special attention is the required memory capacity is very small. ③ embedded ICE Debugging The integration of the ICE-like CPU core debugging techniques, prototyping and system-on-chip debugging has been greatly simplified. ④ microprocessor - ARM710 series, including the ARM710, ARM710T, ARM720T and ARM740T: low-cost, low power consumption, packaging conventional system microprocessor with cache (Cache), memory management, write buffer and the JTAG. Widely used in handheld computing, data communications and consumer multimedia. - ARM940T, 920T series: low-cost, low power, high-performance system microprocessor, with the Cache, memory management and the write buffer. Used in advanced engine management, security systems, set-top boxes (STBs), portable computers and high-end printer. - The StrongARM: high performance, while meeting the needs of conventional application of a microprocessor, jointly developed with DEC and subsequently licensed to Intel SA110 processor chip SA1100 PDA system and SA1500 multimedia processor chips using this technology. www.docin.com- ARM7500 and ARM7500FE: highly integrated
剩余内容已隐藏，支付完成后下载完整资料
附录A 译文
基于ARM7嵌入式设备控制系统的设计
一、ARM7的简介
ARM7主导系列处理器是由英国ARM ARM7核心设计的主流嵌入式处理器，是0.9MIPS / MHz的三线和冯诺依曼结构;基于ARM9的内核是一个5级流水线，提供1.1MIPS / MHz的哈佛架构。ARM7没有MMU，ARM720T是MMU，ARM9 ARM9TDMI和ARM9E-S系列ARM9是MMU ARM940T内存保护单元，不是一个完整的MMU。
基本信息
ARM9-时钟频率高于ARM7，哈佛架构区分数据总线和指令总线，ARM7处理器有三个流水线，而ARM9五个流水线，五个流水线处理每条指令分配到每个5个时钟周期时钟周期同时执行五条指令。ARM9TDMI处理器的ARM7TDMI时钟频率在同一过程中为1.8到2.2倍。
指令周期
指令周期的改善：
2.1加载指令spear n store指令：指令周期数最明显的改进是加载指令和存储指令。从ARM7到ARM9这两个命令，执行时间减少了30％。指令周期归因于ARM7和ARM9处理器内的两个基本微处理结构。
（1）基于ARM9的独立指令和数据存储器接口，并允许处理器取数和读写数据。这被称为改进的哈佛架构。ARM7只有数据存储器接口，它还用于获取和数据访问。 （2）5级流水线引入单独的存储器并写回装配线，分别用于访问存储器并将结果写回寄存器。 两个以上的循环来完成加载指令和存储指令。
联锁技术
当因为前一条指令未执行而导致的指令数据未就绪时，自锁定后将具有管道互锁。发生管道互锁时，硬件将停止执行该指令，直到数据准备就绪。虽然这种技术会增加代码执行时间，但为早期设计人员提供了极大的便利。编译器和汇编语言程序员可以重新设计代码序列或其他方法，以减少管道互锁的数量。分支指令
ARM9和ARM7分支指令周期是一样的。ARM9TDMI和ARM9E-S不分支指令进行预测。ARM9的结构和特点
以ARM9E-S为例介绍了ARM9处理器的主要结构和特点。 （1）32位定点RISC处理器，改进了ARM / Thumb代码交织，增强性倍增器设计，支持实时（实时）调试; （2）片上指令和数据SRAM，指令和数据存储器容量可调;
（3）片上指令和数据缓存（缓存）容量从4K字节到1M字节;
（4）是设置保护单元（protcction unit），非常适合嵌入式应用，内存分割和保护;
（5）使用AMBA AHB总线接口和外设提供统一的地址和数据总线;
（6）支持外部协处理器指令和数据总线，支持简单的握手信令;
（7）支持基于标准的扫描测试方法，并支持BIST（内置自测）;（8）支持嵌入式跟踪宏单元，支持实时跟踪指令和数据;
基本介绍
ARM提供一系列内核，系统扩展，微处理器和片上系统程序。所有产品都是通用软件系统，因此可以在所有产品中运行相同的软件（理论上）。典型产品如下。 ①CPU核心
- ARM7：用于移动通信的小型，快速，低功耗，集成RISC内核。
- ARM7TDMI（Thumb）：这是产品的授权用户，ARM7指令集与Thumb扩展一起，以减少内存容量和系统成本。还可以使用嵌入式ICE调试技术来简化系统设计，并使用DSP增强型扩展来提高性能。该产品的典型用途是数字蜂窝电话和硬盘驱动器。
- ARM9TDMI：ARM9核心的5级流水线，具有Thumb扩展，调试和哈佛总线。ARM7TDMI，生产过程相同，性能高达两倍。常用于网络和机顶盒。 ②系统扩展 - Thumb：16系统的成本，提供32位RISC性能，特别注意的是所需的内存容量非常小。 ③嵌入式ICE调试 ICE类CPU核心调试技术，原型设计和片上系统调试的集成已大大简化。 ④微处理器 - ARM710系列，包括ARM710，ARM710T，ARM720T和ARM740T：低成本，低功耗，封装常规系统微处理器，具有缓存（Cache），内存管理，写缓冲区和JTAG。广泛用于手持计算，数据通信和消费者多媒体。 - ARM940T，920T系列：低成本，低功耗，高性能系统微处理器，具有Cache，内存管理和写缓冲区。用于高级引擎管理，安全系统，机顶盒（STB），便携式计算机和高端打印机。 - StrongARM：高性能，同时满足微处理器的传统应用需求，与DEC共同开发并随后授权给英特尔 采用该技术的SA110处理器芯片SA1100 PDA系统和SA1500多媒体处理器芯片。ARM7500和ARM7500FE：高度集成的单芯片RISC计算机，基于缓存ARM7 32位内核，带有内存和I / O控制器，三个DMA通道，片上视频控制器和调色板和立体声端口;ARM7500FE是浮点单元和EDO DRAM的支持。特别适用于电视机顶盒和网络计算机（NC）。
二、嵌入式系统的引入
由IEEE（电气和电子工程协会），嵌入式系统，控制，监视器或辅助设备，运行设备的机器和设备（用于控制，监视或协助设备，机器或设备的操作的设备）定义。可以看出嵌入式系统的软件和硬件，还可以涵盖机械和其他配件。目前，一个被广泛认可的定义是：以应用为中心，基于计算机技术，可以削减软件和硬件，以满足应用功能，可靠性，成本，尺寸，功耗等专用计算机系统的严格要求。
介绍
嵌入式系统通常包含以下组件：嵌入微处理器硬件外围设备嵌入式操作系统具体应用
定义
以多种方式定义以了解嵌入式系统：
嵌入式系统是面向用户的产品导向，面向应用，它必须与具体应用相结合才具有生命力，才有优势。因此可以理解上述三个维度的含义，嵌入式系统与应用程序紧密集成，它非常特殊，必须结合实际系统需求合理减少使用。 ◆嵌入式系统，先进的计算机技术，半导体技术和电子技术以及行业特定应用相结合的产品，决定了它必须是技术密集，资金密集，高度分布，创新的知识集成系统。参与嵌入式系统行业，必须要有一个正确的位置。比如Palm的PDA部门占据了70％以上的市场份额，基于个人消费电子产品，专注于图形界面和任务管理的开发;风河Vxworks之所以将火星应用于汽车，是因为它具有实时性和高可靠性。 ◆嵌入式系统必须根据硬件和软件的应用要求进行定制，以满足应用的功能，可靠性，成本，尺寸等要求。所以，如果可以构建一个比较常见的硬件和软件基础，然后就开发满足系统的各种需求，是一个很好的开发模式。嵌入式系统的核心往往只是少数K到几十K微内核之一，根据实际使用的功能扩展或减少，但由于微内核的存在，使得这样的扩展可以非常流畅。 实际上，嵌入式系统本身就是一个非常宽泛的外延，任何具有嵌入式功能的控制系统与产品相结合都可以称为嵌入式系统，但有时很难给出一个精确的定义。人们谈到嵌入式系统，在某种程度上近年来随着操作系统，嵌入式系统的相对火爆，本文也采用了这种观点，分析和展望。 一般来说，嵌入式系统架构可以分为四个部分：处理器，内存，输入和输出（I / O）和软件（由于大多数嵌入式设备，应用软件和操作系统紧密集成，其区别在于，是嵌入式系统和Windows系统的最大区别）。
与概念相关联
嵌入式系统中有许多非常重要的概念：
1，嵌入式处理器
嵌入式系统的核心，控制，辅助系统的硬件单元正在运行。范围极为广泛，与原有的四个处理器，仍然是8位微控制器的大规模应用，最新已被32,64位嵌入式CPU广泛青睐。2，实时操作系统 实时操作系统（RTOS-实时操作系统）：嵌入式系统是最重要的部分。根据操作系统的运行特性，实时实时是指物理过程。实时操作系统具有实时操作系统，从硬件到支持实时控制系统。实时这是第一个要求，需要调度所有可用资源来完成实时控制任务，其次是注重提高计算机系统的使用效率，重要的特点是满足时间限制和要求。
3，分时操作系统
实施分时操作系统的时候，软件要求不严格时间错误，一般不会产生灾难性的后果。分时系统的优势在于多任务管理，实时操作系统的特点是确定性系统，系统可以对最佳和最差的操作进行准确的估计。
4，多任务操作系统
该系统支持多任务管理和任务同步以及微控制器系统与DOS系统功能之间的通信，对多任务支持较弱，目前Windows是典型的多任务操作系统。在嵌入式应用领域，多任务是一种常见的要求。5，重要概念，实时操作系统
系统响应时间（系统响应时间）：系统在给定响应信号的时间内将处理要求发送给系统。 换道时间（上下文切换时间）的任务：使用时间在任务之间切换。 中断延迟（中断延迟）：计算机接收到操作系统的中断信号，以响应并完成转移到中断服务程序的换道。
6，实时操作系统的工作状态
实时系统中的任务有四种状态：运行（执行），就绪（就绪），暂停（暂停），休眠（休眠）。 运行：控制CPU。
就绪：进入任务等待队列调度运行状态。挂起：阻塞任务等待队列的任务，等待系统的实时事件并唤醒，从而进入准备或运行状态。休眠：任务完成或错误被清除任务，该任务在系统中不存在。任何时候系统只能通过时间片在每个任务的运行状态下根据级别获得访问CPU的任务。
系统组件介绍
嵌入式系统设备一般由嵌入式计算机系统和执行器组成，如图1-1所示，嵌入式计算机系统是整个嵌入式系统的核心，由硬件层，中间层，系统软件层和应用软件层组成。致动器也称为受控对象，它可以接收嵌入式计算机系统发出的控制命令，执行所需的操作或任务。执行器可以非常简单，例如当手机在振动接收器打开时手机上的微电机;也可以是非常复杂的，如SONY智能机器人，上面集成了微型和小型控制电机的数量和各种传感器，它们可以执行各种复杂动作和感受的各种状态信息。 以下是嵌入式计算机系统的组成介绍。硬件层 硬件层包含嵌入式微处理器，存储器（SDRAM，ROM，Flash等），通用设备接口和I / O接口（A / D和D / A，I / O等）。在基于电源电路，时钟电路和存储器电路的嵌入式处理器中添加，构成嵌入式核心控制模块。操作系统和应用程序可以固定在ROM中。 1，嵌入式微处理器 嵌入式系统硬件嵌入式微处理器的核心，嵌入式微处理器和通用CPU最大的区别在于它通用CPU嵌入式微处理器大多是为特定用户群设计的专用系统的工作，很多从板上的任务都集成在里面因此，芯片在设计时对嵌入式系统的贡献趋于小，并且具有高效率和可靠性。嵌入式微处理器架构可以使用冯·诺依曼系统或哈佛架构;指令系统可以选择使用RISC（精简指令集计算机，RISC-）和CISC（复杂指令集计算机，CISC）的复杂指令集。基于RISC的computer在通道中只包含最有用的命令，以确保数据通道快速执行每条指令，从而提高了CPU硬件架构的工作效率。 嵌入式微处理器具有多种不同的系统，即使在同一系统中也可能具有不同的时钟频率和数据总线宽度，或者集成各种外设和接口。据不完全统计，全球嵌入式微处理器有1000多种架构，超过30个系列，包括ARM，MIPS，PowerPC，X86和SH等主流系统。但随着全球PC市场的发展，嵌入式微处理器无人能够占领市场，只有32种产品，有100多种嵌入式微处理器。嵌入式微处理器的选择根据具体应用确定。
2，记忆
嵌入式系统需要内存来存储和执行代码。嵌入式系统的内存包含Cache，主内存和辅助内存。
1gt;缓存
Cache是一个小容量，高速存储器阵列之间位于主存储器和嵌入式微处理器核心存储器之间，是最新的微处理器最大的程序代码和数据。数据读取操作时，微处理器尽可能从Cache数据中读取，而不是从主存储器读取，从而大大提高了系统性能，提高了微处理器与主存之间的数据传输速率。Cache的主要目标是：减少内存（如主内存和辅助内存）内存访问瓶颈到微处理器内核，使处理更快，更实时。在嵌入式系统中，所有Cache都集成在嵌入式微处理器中，可以根据不同的处理器分为数据缓存，指令缓存或混合缓存大小。一般在高端嵌入式微处理器中将缓存集成到
2gt;主存
主存储器是嵌入式微处理器，可以直接访问用于存储系统和用户程序和数据的寄存器。它可以位于微处理器的内部或外部，容量为256KB~1GB，根据应用，一般的片上存储器容量小，速度快，片外存储容量大。 主存储器中常用的内存： ROM类的NOR Flash，EPROM和PROM。 RAM类SRAM，DRAM和SDRAM。 NOR Flash凭借其耐用性，速度和存储，大容量存储，便宜等优点，已在嵌入式领域得到广泛应用。
3gt;辅助存储
辅助存储程序代码，用于存储大量数据或信息，其容量，读取速度与主内存相比速度慢很多，可以长期保存用户的信息。常用于外部的嵌入式系统：硬盘驱动器，NAND闪存，CF卡，MMC和SD卡。
3，通用设备接口和I / O接口 剩余内容已隐藏，支付完成后下载完整资料
资料编号：[440897]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
