英语原文共 19 页，剩余内容已隐藏，支付完成后下载完整资料
MMCM和PLL动态重构
作者 吉姆辰川
摘要：本应用说明提供了一种动态更改Xilinxreg;7系列和UltraScaletrade;FPGA混合模式时钟管理器（MMCM）的时钟输出频率、相移和占空比的方法，同样，锁相环（PLL）也可以通过动态重新配置端口（DRP）进行更改。内部DRP控制寄存器行为的解释由参考设计提供，参考设计使用状态机驱动DRR，确保寄存器控制在正确的序列中。 当参考设计为用户执行操作时，建议熟悉MMCM的功能操作・有关MMCM和PLL功能的更多信息，请参阅7系列FPGA时钟资源用户指南（UG472）和Ultrascale架构时钟资源用户指南（UG572）。 参考设计支持两个重新配置状态地址，并可扩展以支持其他状态・每个状态对MMCM或PLL进行完全重新配置，以便可以更改大多数参数。该设计不支持启用精细移相配置的输出。 您可以从Xilinx网站下载此应用说明的参考设计文件。有关设计文件的详细信息，请参见参考设计。
导言
本发明在注释中描述了在图MMCM或PLL上的无偏差的INF形状，并提供了一种实现所覆盖的所有算法的参考设计。PLL和MMCM共享非常相似的功能，但并不相同。由于IFF ERES的某些功能性和IFF ERENT设置NGS的要求，提供了一个分离的PLL参考设计。为了确保正确的操作，使用正确的参照设计，在被描绘的时钟老人（CMT）被缩放。
重新配置是通过DRP进行的。所述DRP提供了进入所述CON Figuration Bits的机会，该Bitstream通常只被初始化。本发明允许用户在设计运行时动态地改变MMCM或PLL时钟输出。频率、相位和任务周期都可以改变动态“.精细的相位移位不允许在图像上的初始图像或在图像上的直线移位。
MMCM和PLL配置位组分段将配置位作为五位组，并提供了其使用概况。注册部门详细信息， 所有可编程位定位为寄存器。此信息不需要使用DRP参考设计；它被要求提供一个内部MMCM特性概览，该特性必须随着注册位置的变化而改变。通过参考设计提供了关于如何计算属性的具体信息。参照设计的功能性和使用性在参照设计中得到了解释，并使用了参照设计部分。
MMCM和PLL配置位组
MMCM在位组上有六个用户可访问的配置，允许对单个时钟输出的配置进行接收。这六组是分压器组、相组、分数组、锁组、滤波器组和功率组。这些配置位组是MMCM原语的内部，并阐明了MMCM.DRP参考设计模块的操作・MMCM^DRP模块的用户可修改参数在关于模块端口和属性部分的配置的记录中描述。
除法器组
每个时钟输出都有一个与之相关联的除法器组。分隔器组由以下参数组成： 高时延、低时延、不计数、边缘
与除法器组相关的前两个参数是高和低时间计数器。这些计数器设置电压控制振荡器（VCO）的时钟周期数，通过这些周期，输出时钟应保持高或低。例如，如果将“高”和“低”时间都设置为2，则有效除数值为4，占空比为50%。无计数参数禁用高、低时间计数器，这反过来使除法器输出有效除法值为1的时钟。“边”参数控制从高到低的过渡。它强制高时间计数器在计数结束时在下降沿上过渡。这有增加高时间和减少低时间的效果。另一种考虑边缘位的方法是将半个VCO时钟周期加在高位时间上，并从低位时间减去半个时钟周期。 例如，如果需要一个50/50的占空比，除以值为3，将设置边缘位。高时间计数器设置为1，低时间计数器设置为2。设置了边缘位后，高、低时间的净计数将分别为1.5个时钟周期。
锁群
无法使用算法计算该组，该组基于从设备特征化创建的查找表。适当的锁位设置取决于反馈分频器设置。在实例化mmcm^drp模块时，使用clkbout mult属性设置此分隔符。锁定组对MMCM检测其锁定的能力有影响。查找表位于mmcm_drp_funcbull;h内的参考设计中。
滤波器组
无法计算此组，它基于从设备特征化创建的查找表。实际上有两个表，每个带宽设置一个。反馈分频器设置（CLKFBout_mult）用作所选表的索引。工具中允许三种带宽设置（高、低和优化），但实际上只有两种。高和优化使用同一个表，而低带宽设置使用单独的表。滤波器组对MMCM的相位偏差和抖动滤波能力有影响。查找表位于mmcni_drp_funcbull;h内的参考设计中。
幂群
该组允许动态重新配置操作正常工作。执行重新配置时，与此组关联的位必须全部启用。
DRP寄存器
对于mmcm，17个配置寄存器存储8个时钟输出（clkout[6:0]和clkbout）中的每一个的分相位组・共16个配置寄存器。这16个寄存器代表图1中的O[6:0]和M。一个附加寄存器与DivClk_Divide相关，DivClk_Divide沿着输入路径指向mmcm。
PLL的组织结构类似于MMCM，但图1方框图和后续表格中注明的例外情况除外。
图1:MMCM和PLL方框图
图2 参考设计框图
参考设计
在模块上的Figuati上的verilog mmcm rec中的ref ere ere nee desig n文件。此模块仅使用24个总片，包括逻辑和状态存储器上的图上REC。 参考设计使用状态机驱动DRP端口，该状态机处理MMCM，读取前一个值，屏蔽需要更改的位。设置新值，最后将该值写入mmcm drp端口・地址、掩码和新值存储在一个预初始化的rom中，该rom在合成的精化过程中被填充。只读存储器初始化是通过参考设计提供的常量函数来完成的。
使用参考设计
设计功能
MCMMDE-DRP。v文件有两个关于可计算状态的可用记录。它们在表18中的每个属性之前都用一个sl_u或s2_u去噪。每个状态的参数都可以独立修改。如设计修改部分所述，可以添加其他状态或删除寄存器写入。 要在两个状态之间切换，首先等待SRDY被断言。当SRDY被断言时，状态机准备开始重新配置。saddr端口指定使用drp端口将哪个状态加载到mmcm。在未修改的设计中，0加载状态1，1加载状态2。一个时钟周期的脉冲信号触发重新配置，并加载mmcm drp设计中设置的所有属性。重新配置完成后，SRDY端口被断言，MMCM处于其新重新配置的状态。 设计修改 为了适应设计的具体要求，对设计基准进行了修改。这样做的过程是留给用户的，但是在修改过程中，有一些基本的结构需要警告。不应该更改头文件mmcm_drp_funcbull;h，文件mmcm_drpbull;v是进行特定设计修改的主要文件。为了进行设计修改，预计用户通过所提供的源文件阅读，已经熟悉了mmcin-d:rp・v界面上的figuati上的rec的功能。 第一种通信情况是为两种状态保留以前的CLKOUT配置，例如，如果希望保留以前的CLKOUT4配置，则必须在两个位置修改mmcm_drpbull;v。 bull;必须修改ROM初始化以删除两个CLKOUT4寄存器。这需要删除mmcm上的0x10和0x11寄存器中mod讦y的条目。删除寄存器条目后，必须更改ROM初始化，以便初始化地址是连续的。
bull;由于从ROM初始化中删除了两个寄存器，因此必须更新状态计数常数，以反映更少的两个寄存器写入・。
第二个潜在的设计修改是在参考设计中添加第三种状态。要做到这一点，必须复制包含S（其中是N个数字）的所有内容，以创建一组参数、常量函数调用和ROM初始化。必须将saddr端口更新为允许第三个状态寻址的向量，并且必须更新wait-sen状态，以包括基于saddr设置初始ROM重新配置地址的能力。
设计验证
通过硬件和仿真对参考设计进行了验证。从而保证了模型上的仿真和硬件功能的等效性。在验证过程中，选择了许多角情况和一些标准配置进行重新配置，以验证计算在每个Seenario中都有效。计算各种位设置的函数也经过了完整的分析，以确保它们与执行期间vivadoreg;和isereg;软件后端工具执行的计算相匹配。
特点
参考设计特性汇总在表1中。
表1参考设计矩阵
|
参数 |
结果 |
|
总体： |
|
|
作者 |
吉姆辰川 |
|
目标设备 |
7系列和超尺度设备 |
|
是否提供的源代码 |
是 |
|
源代码所用格式 |
Verilog |
|
设计是否使用现有Xilinx应用说明/参考设计、Core Generatortrade;软件或第三方的代码/IP |
否 |
|
模拟： |
|
|
是否执行功能模拟 |
是 |
|
是否执行定时模拟 |
是 |
|
是否用于功能和定时模拟的试验台 |
是 |
|
测试台格式 |
Verilog |
|
使用仿真软件版本 |
vivado模拟器 |
|
实施： |
|
|
使用的合成软件工具/版本 |
Vivado 2014.1 |
|
使用的实施软件工具/版本 |
Vivado 2014.1 |
|
是否执行静态定时分析 |
是 |
|
硬件检验： |
|
|
硬件是否已验证 |
是 |
|
用于验证的硬件平台 |
7系列FPGA特性板 |
设备利用率
参考设计设备利用率汇总在表2中。
表2设备利用率
|
参数 |
规范/细节 |
|
|
无测试台的设备利用率 |
LUT触发器对 |
67 |
|
GCK缓冲区 |
0 |
|
|
块存储器 |
0 |
|
|
HDL语言支持 |
Verilog |
|
结论
本应用说明和参考设计提供了MMCM DRP功能的完整实现。由于其模块化特性，该设计可作为DRP的完整解决方案，也可轻松扩展以支持状态图上的附加记录。设计N也使用最少的资源，只消耗27片・
参考文献
【1】Keysight Technologies.Keysight Technologies Signal Generator Selection Guide[DB/OL].
【2】 I. Hatai, I. Chakrabarti.Multi-standard programmable baseband modulator for next generation on wireless communication[J]. International Journal of Computer Network amp; Communications(IJCNC)，2010，2（4）
【3】NXP.LPC178x/7x User manual
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[20528]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
