英语原文共 32 页，剩余内容已隐藏，支付完成后下载完整资料
英文翻译
1 概述
25G和50G以太网联盟标准提供了基于单通道和双通道25Gb/s技术的规范，使采用者能够部署经济高效的可互操作以太网技术。25＆50G联盟的最初动机是填补802.3提供的标准覆盖范围中的一个重要空白，以便快速采用这些重要的新速度。自2014年发布 Consortium规范的初稿以来，IEEE也开始在802.3by项目的单通道上标准化25Gb/s，预计2016年发布。应该注意的是，协会的规范是基于802.3by项目之前的802.3条款。
25和50 Gb/s以太网中，连接设备的能力对于下一代数据中心网络尤其重要，其中：
(1)为了跟上CPU和存储带宽的增长，机架式或刀片式服务器需要支持从其网络接口卡（NIC）或局域网的总数据量高于10Gb/s（单通道）或20Gb/s（双通道）主板（LOM）网络端口;
(2)考虑到端点带宽的增加，顶部（TOR）或叶片开关的上行链路需要从40Gb/s（四个通道）转换100Gb/s（四个通道），同时最好保持相同的单车通道突破能力;
(3)由于预计采用100GBASE-CR4/KR4/SR4/LR4，SerDes和布线技术已经在开发和部署，以支持每条物理通道，双轴电缆或光纤的25Gb/s。
本文档中介绍的25Gb/s和50 Gb/s以太网规范允许有机架和刀片式系统架构支持于10Gb/s和20Gb/s的链路速度，分别在不会增加电缆/迹线互连密度，同时跟上网络带宽的增长轨迹和推出的CPU。此处定义的25Gb/s和50Gb/s网络链路的行为与IEEE 802.3已定义的大多数其他链路相同。
IEEE定义了40Gb/s，10 Gb/s之后的下一个更快的速度。40 Gb/s假设有4个SerDes通道可当作断点，以建立它们之间的链接。本文提出的25Gb/s解决方案只需要一个 SerDes通道，并且可以提供较低的每单元带宽成本。而对于机架式服务器连接的连接则需要40Gb/s的成本，且只是在当前的10Gb/s解决方案上提供2.5倍的加速。另一方面，目前某些刀片服务器机箱解决方案仅限于两个SerDes通道，因此无法实现其四个通道40Gb/s接口。本文档中介绍的50 Gb/s解决方案克服了这一限制，实际上有助于提高20％的链路速度。
本文档中定义的25Gb/s和50Gb/s PMD还支持低成本双轴铜缆的操作，只需要两个25 Gb/s双轴电缆对，并且只有四条双轴电缆对用于50Gb/s的操作。基于铜双轴电缆的链路可用于将服务器连接到机架顶部（ToR）交换机，以及作为交换机和/或路由器之间的机架连接。
2 参考标准
本文档中引用了IEEE 802.3-2012以太网接入方法和物理层[基本标准]。应该注意的是，在联盟规范发布时，802.3by规范仍然是草案形式（2.0），因此本文档中大多忽略了对该标准的引用。
PCS
·条款49PCS
·第82条PCS和MLD
自动协商
·第73章OUI下一页（使用25G以太网联盟CID）。基本页FEC选择适用于选择PCS后
FEC
·第74条消防法FEC
·条款91 RS FEC
训练
·IEEE 802.3BJ-2014
·条款93链接训练可以选择性地逐条应用。
·如果没有选择条款93，则可以选择性应用条款72训练
电动
·IEEE 802.3bj-2014条款92和93
·条款93链接训练可以选择性逐条应用。
注:IEEE802（如802.3-2012）标准文件可以通过IEEE的Get程序免费获取，包括IEEE802标准http://standards.ieee.org/about/get/
3 25Gb/s和50Gb/s以太网规范
3.1 体系结构概述
25和50Gb/s以太网技术设计用于网络的目的（a）使用一条25Gb/s通道，使用第49款PCS连接一个MAC操作25Gb/s （b）两条25Gb/s通道和通过2个FEC通道使用第82条PCS和MLD4或RS-FEC将它们组合在一起，用来创建一个单一的50Gb/s运行的逻辑MAC。 下图描述了可以启用25Gb/s和50Gb/s端口的方式：
图1 SerDes 方案
对于图1所示的配置，25Gb/s和50Gb/s接口将其自身表示为网络端口。 它们可以通过扩展功能寄存器中的专有位位置自动协商链路速度。该链接也可以被迫以25Gb/s或50Gb/s的速度运行，而无需广告自动协商功能。
自动协商广告在通道0上进行，符合IEEE 802.3规范。自动协商位有助于远端识别25Gb/s或50Gb/s是否正在广告中以及多少个正在SerDes通道上。
25G和50G自动协商与IEEE 802.3定义的标准速度（10G，40G）物理编码子层（PCS）集成在一起。这使得设备可以具有通过25G和50G能力以及其他的速度，从而允许在IEEE 802.3第73条自动协商下以任何通过的速度进行链接。对于那些可能无法识别25G或50G速度指示的链接伙伴，他们可以选择链接到他们能够支持的另一个速度。
表1 列出了两张拓扑的端口特性
|
端口模式 |
SerDes(或PMD)通道数 |
每通道速度 |
PCS通道绑定 |
自动协商 |
|
单通道 |
1 |
25.78125 |
N/A |
是 |
|
双通道 |
2 |
25.78125 |
MLD4 |
是 |
25Gb/s的端口可以以25Gb/s的速率连接，50Gb/s的端口可以以50Gb/s的速率连接，使用任何常用的绑定协议来组合以太网端口（例如IEEE 802.1 ax链路聚合）。
(1)单通道的好处：通过一个以25Gb/s速度运行的SerDes通道25 Gb/s允许用户以比在相同通道以10Gb/s速度运行时快250％的速率发送数据。
(2)双通道的好处：仅使用两个SerDes通道的50Gb/s提供了一种方法来克服低速以太网端口的链路速度限制。
3.1.1 刀片服务器拓扑
图2和图3提供了使用25 Gb/s和50Gb/s链路的刀片服务器拓扑示例。
图2 使用中间平面映射SerDes通道允许25Gb/s链路
图3 使用中间平面映射SerDes通道允许50Gb/s链路
3.1.2 ToR切换拓扑
图4提供了一个使用25Gb/s链路的示例Open Computer Platform服务器架构。
图4 使用N*25G通道连接到TOR交换机的Open Computer Platform服务器
3.13 利用现有标准
25Gb/s的容量可以通过将一个100G端口的4个25Gb/s的SerDes通道分割成4个25Gb/s的端口，每个端口有一个SerDes通道，用于一个经济的四端口25Gb/s实现，可以提供网络端口冗余或多用途需求。
50Gb/s的容量可以通过将一个100G端口的4个25Gb/s的SerDes通道分割成2个50Gb/s的端口，每个端口有两个SerDes通道，每个端口都有一个经济的双端口50G实现，可以提供网络端口冗余或多用途需求。一个100Gb/s的接口可以被分割成两个物理和逻辑端口，每个端口的最大速度可到50Gb/s。
针对40Gb/s和100Gb/s以太网，IEEE 802.3标准采用多通道分配（MLD）技术，通过多条虚拟通道将单个媒体访问控制（MAC）通道的数据分发出去。对于给定的运行速 度，虚拟通道（也称为物理编码子层（PCS）通道）的数量由所需范围的物理介质相关（PMD）通道的最小公倍数（LCM）确定。在100Gb/s的情况下，PMD通道的期望范围是1,2,4和10，其LCM为20。因此，用于100Gb/s以太网的IEEE 802.3标准使用了20条虚拟专用线，这可以称为MLD20。在40Gb/s的情况下，PMD通道的期望范围是1,2和4，产生LCM4。因此，用于40Gb/s以太网的IEEE 802.3标准使用了4条虚拟专用线，这可以称为MLD4。
MLD分条技术的一个重要方面是对每个虚拟通道使用独特的对齐标记（AM）。这些AMs被插入到条带数据流中，每个码字有 16,383个，每个码字使用64b/66b编码。每个通道使用一个独特的AM支持MLD分条技术的三个重要功能，即通道识别，通道对准和位级多路复用/解复用。在使用MLD20的100Gb/s情况下，有20个独特的AMs，每个虚拟通道各一个。 在使用MLD4的40 Gb/s情况下，有4个独特的AM。
3.2详细规格
25G和50G支持三种连接模式（见图5-25G和50G操作模式）：
- 没有FEC的操作
- 使用BASE-R(第74条Firecode)FEC进行操作
- 与Reed-Solomon合作（条款91）FEC
自动协商可用于确定链接是否使用了Firecode FEC，Reed-Solomon FEC或无FEC。
以下小节详细介绍了25G和50G各种模式下的PCS子层操作。
图6 25G和50G的操作模式
3.2.1物理编码子层（PCS）
3.2.1.1 PCS子层为25G
对于所有25G链路，无论FEC模式如何，PCS子层的操作与2.5倍速率下运行的IEEE 802.3 第49章BASE-R 操作系统相似，允许数据在单通道上以25.78125Gb/s的速率传输和接收。
3.2.1.1.1 25G PCS子层操作，用于使用BASE-R FEC的链路
对于使用BASE-R（第74章Firecode）FEC的25G链路，PCS低端接口通过上述第3.2.1.1节定义的单通道连接到BASE-R FEC子层。PCS操作类似于没有插入/移除对齐标记的没有 FEC的操作。
3.2.1.1.2 用于使用RE-FEC的链路的25G PCS子层操作
对于使用RE-FEC的25G，PCS下层接口连接到RS-FEC子层。当使用RS-FEC时，PCS实现对齐标记插入和移除功能。对齐标记碑RS-FEC用来实现FEC块锁定。
对齐标记插入和删除
通过定期从XGMII数据流中删除IPG（数据包间隔）来创建对齐标记的空间。对齐标记的其他特殊属性是不会被打乱的，且不符合编码规则。如果需要，传输功能会删除空闲控制字符以适应4x66位对齐标记的插入。对齐标记插入的空闲删除必须与时钟补偿空闲删除（如IEEE 802.3 49.2.4.7空闲（/ I /）中所定义）的要求相匹配，以确保数据可以有效的编码在第49章64B / 66B控制块中。
在25G单PCS通道上，每隔一段（[16,384 x 5 - 4]或81,916）66位，插入4个对准标记。这使得RS-FEC子层能够检测对齐标记并将其映射到每1024个RS-FEC块的开始处。
图7 对齐标记插入周期
对齐标记格式类似于第82条100G和40G对齐标记格式的组合，其中BIP字段被替换成保留字段。在接收端，对齐标记将从数据流中删除。通过在接收过程中通过插入空闲控制字符来补偿与删除的对齐标记的速率差异。
对齐标记格式
对齐标记插入功能插入4个连续的对齐标记。 对齐标记通过连接第82条100G AM0
（PCS通道0）和第82条40G AM1，AM2和AM3（分别是PCS通道1,2和3）连接构成。该
AM0对齐标记格式如IEEE 802.3表82-2（0xC1,0x68,0x21，BIP3，0x3E，0x97,0xDE， BIP7）和AM1,2和3如IEEE 802.3中所述表82-3（AM1 = 0xF0,0xC4,0xE6，BIP3，0x0F，
0x3B，0x19，BIP7），（AM2 = 0xC5,0x65,0x9B，BIP3，0x3A，0x9A，0x64， BIP3）和（AM3 = 0xA2,0x79,0x3D，BIP3，0x5D，0x86,0xC2，BIP7）
BIP3和BIP7被视为保留字段RSVD3和RSVD7，其中RSVD7是RSVD3的按位反转。 传输时的RSVD3值是特定于实现的，但为了保持DC平衡，建议将BIP3设置为恒定值0x33，并 将BIP7设置为遵循802.3by子句108后的0xCC。接收器忽略RSVD3和RSVD7。
3.2.1.2 50G的PCS子层
对于所有50G链路，无论FEC模式如何，50G PCS子层的操作与IEEE 8
全文共8669字，剩余内容已隐藏，支付完成后下载完整资料
资料编号：[16547]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
