英语原文共 10 页，剩余内容已隐藏，支付完成后下载完整资料
基于主流硅技术的微波/毫米波成像系统功率探测器
本文分析比较了三种不同类型的探测器，其中包括CMOS功率探测器、双极功率探测器和超再生探测器，这些探测器在主流硅技术中主要用于集成微波/毫米波成像。每个探测器都有独特的工作机制，并在偏压条件、输入信号功率以及带宽响应方面有着不同的表现。为了量化比较检测器的性能，我们定义了关于宽带和窄带成像的数值图。CMOS和双极探测器适用于无源成像，而超再生探测器则适用于主动成像。本次的分析结果已通过仿真和测量进行了验证。本次分析结果可以为集成微波/毫米波成像功率探测器的设计提供见解和参考。
第一章 绪论
硅中的微波/毫米波系统由于在不同应用中具有高潜力，得到了广泛的研究[1-3]。目前，无源和有源成像的微波/毫米波成像系统已广泛应用于不同的应用中，如空间成像、安全检查、无创生物医学诊断等等。为了调查生物体机制，最近也出现了许多生物成像的应用[4,5]。功率检测器是这些成像系统中的关键部分之一，并且它通常能决定系统的性能。目前，已经有许多不同的设备和电路架构可以用作功率检测。为了便于广泛部署，需要在成像系统中优选出与主流应用相兼容的探测器[6-21]，而这就是本文下面要重点探讨的地方。其中，有三种主要类型的探测器。在硅CMOS技术中，平方根功率检测已被应用[6-8]，它利用了MOS晶体管的非线性I-V特性，并且在毫米波范围内表现出良好的性能。此外，双极或二极管晶体管通常表现出高跨导以及更为非线性的I-V特性，并能提供高功率检测增益。现有成像应用采用集成双极检测器/二极管，如SiGe，GaAs和InP [9-14]。另外，为了使每种技术都能获得最佳性能，我们研究了基于硅的异构技术。例如，一项研究旨在将InP HBT与硅CMOS相结合，硅CMOS已得到美国DARPA COSMOS（化合物半导体材料上芯片）计划的支持。异构集成的成功将为我们带来新的机会，并为电路和系统的性能提供支持，而这些可能无法通过任何一个单独的流程实现。
本文还介绍了一种基于InP HBT的异质检测器作为研究双极型检测器的示例。超再生电路是阿姆斯特朗在1912年发明的，用于控制无线电市场，直到20世纪30年代FM开始流行。超再生接收器具有低功耗和高频率操作的特点。最近，已经发现了超再生电路架构可以为功率检测提供极高的增益，并且已经在超低功耗应用中得到了成功的证明[15-21]。
所有三种类型的探测器都在其他的文章中有所提及。然而，没有相应的对它们进行详细的比较。目前还缺乏对如何选择探测器架构和进行优化的系统分析，没有根据其工作机制针对不同的应用，考虑不同的带宽要求，输入信号功率范围以及成像系统集成问题。本文旨在对这三种探测器进行系统和理论的比较，讨论相应的优化方案，并支持新定义的FOMs在不同应用中的定量比较。另外，本文指出，探测器的性能可能会受到输入功率的显着影响，这将影响他们在不同场景下的使用。本文也首次提出了优化集成探测器的流程，并阐明了不同成像系统的电路优化和架构选择。本文的结构如下：第2节介绍了成像系统功率检测器的主要优点。第3节讨论了两种基于设备的探测器的工作机制：CMOS和双极探测器。第4节提供了关于如何将探测器集成到成像仪系统的设计指导和程序。第5节阐述了作者最初提出的超再生探测器，它补充了基本的基于设备的探测器，以及节省耗电量大、功耗低的前置放大器。第6节介绍了三个独立检测器的测量结果和比较总结。最后是第7节的结论。
第二章 成像系统探测器的主要优点
有两种不同类型的成像系统是经常被使用的，它们是主动和被动成像系统。主动成像系统通过感测信号的强度或相位来检测物体，信号的强度或相位通过物体从专用照明源传输或从物体反射回来。照明器通常包含在有源图像系统中[15]。相反，被动成像系统没有专用的照明源。此外，被动成像系统依赖于物体自身的辐射，例如黑体辐射，或者由于不属于成像系统的其他照射源引起的反射，以观察物体并构建其图像。因此，与主动成像系统相比，无源成像系统通常接收低得多的功率输入信号。尽管如此，这两种成像系统都具有相似的系统规格来表征其性能。首先，响应度被用于量化成像系统的响应强度，这类似于通信接收器中的增益定义，并被定义为所产生的信号电压或电流与入射信号功率之比。其次，与通信接收器中的输入参考噪声类比的NEP（噪声等效功率）被定义为以1赫兹带宽在输出端传递单位信噪比的信号功率。第三，相当于通信系统灵敏度的NETD（噪声等效温差）决定了成像器的温度分辨率，并与信号带宽和积分时间有关。第四，与通信系统中带宽定义相似的输入信号带宽决定了成像器的工作频率范围，同时也影响成像系统的NETD。在这些规范中，响应度和NEP是有源和无源成像器中功率检测器的两个最关键规范，而无源成像器与有源成像器相比需要更宽的工作带宽，以最大限度地减少其NETD。另外，成像器在不同的应用中需要不同的输入功率，这要求由于检测器性能依赖于输入功率而造成的设计折衷。下面的分析着重于分析每种类型探测器的响应度和NEP，特别是分析它们与输入功率的关系，其他文献缺乏相应的表述。
第三章 基本功率检测器的比较
两种基于设备的功率检测器广泛用于集成成像系统。一个是CMOS功率检测器，另一个是双极功率检测器。由于基于二极管的功率检测器具有类似的I / V关系并且与双极型检测器具有类似的设计考虑因素，因此它被纳入双极检测器类别.
3.1 CMOS功率检测器
CMOS晶体管可以工作在三个不同的区域，具有不同的I-V特性，饱和度，亚阈值和三极管区域，因此导致不同区域的检测器性能完全不同。其中，由于输入栅极电压和输出漏极电流之间的线性关系，响应率低，因此应避免三极管区域。另外，三极管区域中CMOS晶体管的电阻器行为不能提供良好的NEP。因此，只讨论其他两个操作区域。图1介绍了一种经典的CMOS功率检测器，该器件采用65 nm技术实现，器件fT约为200 GHz。这种伪差分功率检测器配置与共同的基于源的单端功率检测器共享相同的优化方案，除了提供更好的抗噪性。在饱和区域，MOS晶体管的传统平方律模型描述了它的I-V关系
其中K1为器件相关系数，包括器件尺寸，电子迁移率，单位栅极沟道电容的影响; Vgso是偏置栅极源电压，VTH是器件阈值电压，vin是输入信号电压。功率检测增益定义为成像系统的响应度，与输出电流相对于输入电压的二阶导数成比例，表示为：
其中R是漏极负载电阻式。 （2）表明，对于长沟道平方律管理的器件，CMOS功率检测器的响应度与器件偏置条件无关。在深度技术中，晶体管并不完全遵循一阶平方律模型，而短沟道效应导致器件I-V关系的调整：
其中K1和K2是与过程有关的常量。器件响应度可以表示为：
图一：基于65纳米技术的CMOS检测器
图二：基于65纳米技术的CMOS栅极源偏置电压
式(4）表明，在深度技术中，CMOS功率检测器在饱和区的响应度随着器件过驱动电压的增加而下降。换句话说，检测器的响应度随器件偏置电流Isat而下降。当输入功率较小时，即vin lt;lt;Vgs0 -VTH，响应度保持相对恒定。当输入电压摆幅与器件过驱动电压相当时，响应度随着深度技术中信号强度的增加而下降。在亚阈值区域，CMOS I-V关系可以表示为
其中I0是与设备参数相关的恒定电流，n是非线性因子，并且VT = kT / q。相应的探测器响应度可以导出为
表明，在亚阈值区域，CMOS功率检测器的响应度随器件偏置电流IsubT而增加。由式（1）表示的响应度与偏置电流的相反趋势。 （4）和（6）意味着当CMOS探测器器件偏置在亚阈值区和饱和区之间的跃迁时，最大探测器响应度发生。也就是说，栅源电压在器件阈值电压附近。图2中的模拟响应度证实，最大检测器响应度出现在300 mV附近，接近器件阈值电压。 NEP由输出电压噪声与响应度之比确定。输出电压噪声由Vn^2 = 4KTR 4KTcgmR^2表示，饱和区和亚阈值区的NEP可以表示为
其中K是玻尔兹曼常数，gm是器件跨导。（7）表示NEP随着饱和区域中的栅极源极偏置电压而增加。相反，（8）表明，亚阈值区域的NEP随着偏置电流的增加而下降。因此，最小NEP也出现在阈值电压附近，如图2所示。但是，细微差别在于响应度对栅极源偏置电压的依赖性更强，而NEP在接近器件时具有相对平坦的响应阈值电压。这是因为当栅极源偏置电压从器件阈值降低时，响应率的下降被噪声降低所抵消。分析表明，最佳偏置条件与器件尺寸，电路参数无关，仅受器件阈值电压的影响。设备响应度和NEP与输入功率的关系影响探测器的部署。（2）根据理想的平方律模型预测MOS检测器响应率将保持不变。图3显示了输入功率高达20 dBm时的这种趋势，因此，NEP最初保持不变并随响应性下降而增加。在实际电路中，由大信号驱动时，寄生电容的非线性和漏极处的电压净空降低可能进一步影响响应率，这可能发生在主动成像系统中。在被动成像系统中，由于输入功率通常较低，因此我们将平方根CMOS功率检测器的响应度和NEP保持恒定。对于主动成像，根据图3，性能可以保持在输入功率约20 dBm的范围内。宽输入功率范围内的相对恒定响应度使得CMOS探测器适用于大动态范围的应用，例如大场强，视图成像系统。
3.2双极功率检测器
由于指数I-V关系，基于双极和二极管的功率检测器通常表现出比CMOS功率检测器更大的响应度。由于它们类似的工作机制，本节仅以双极性为例来检验这种基于指数型I-V关系的器件，其I-V关系可表示为：
因此，检测器响应度被表达为：
（10）表明双极性检测器的响应度随器件偏置电流而增加。图4显示了由HRL实验室[22]支持的InP HBT技术设计的检测器原理图。当集电极偏置电流约为6mA并且fT下降到大约值时，InP器件峰值fT约为350 GHz。
图三：基于65纳米技术的CMOS检测器输入功率
图四：基于0.25mu;mBiCMOS技术的双极检测器原理图
该技术通过将InP HBT器件与深度CMOS器件紧密集成在一起，支持InP和硅BiCMOS器件。图5显示了模拟的响应度和NEP与集电极偏置电流的小输入功率。响应度随着集电极偏置电流的增加而增加，这与分析一致。与CMOS功率检测器的分析类似，双极器件的NEP可以作为检测器输出噪声的响应度来推导出来：
- 表明双极功率检测器的NEP随着更大的偏置电流而减小，这也通过图5中的仿真结果得到验证。图5表明，虽然较大的电流导致较高的输出噪声，但较大的响应性会超过这种效果并导致更小的NEP。当偏置电流Ibp较小时，NEP由负载电阻器支配，由平方根符号内的第一项表示。 Ibp的增加导致NEP的线性下降。随着偏置电流Ibp的进一步增加，来自有源器件的噪声占主导，表示为第二项。因此，NEP减少率是Ibp的平方根函数。总体而言，在较小的输入功率下，双极性检测器需要用较大的电流偏置以获得更高的响应度和更低的NEP。
当输入功率增加时，方程（10）表明基于双极晶体管的功率检测器响应度相应地增加。图6显示了InP技术中双极检测器的模拟响应度和NEP与输入信号功率的关系，当功率低于30 dBm时，功率变化不会太大。这是因为即使有双极晶体管的指数I-V关系，超小功率也不会引起集电极电流的显着变化。因此，当输入功率较低时，我们仍然可以假设双极探测器具有恒定的响应度和NEP，这可以应用于无源成像器和大多数有源成像器。当输入功率继续增加时，响应度增加，NEP下降，这与分析结果一致。另外，当输入功率较大时，最佳偏置电流下降以节省功耗。因此，双极性检测器在高输入功率情况下表现更好，这与CMOS检测器不同。
图五：基于0.25mu;mBiCMOS技术的集电极偏置电流
图六：基于0.25mu;mBiCMOS技术的输入功率
第四章 集成CMOS和双极检测器
在放大器之前设计独立和集成的探测器是不同的。对于独立探测器，探测器的NEP和带宽直接决定了成像器的性能，这需要优先考虑。然而，在集成检测器中，前置放大器可能是系统灵敏度的主要组件，其中检测器NEP可忽略不计。本文重点介绍集成系统的设计，因此我们跳过了独立检测器的设计优化。式。 （12）显示了系统NETD对电路性能参数[23]：
其中B和G是RF前端的带宽和增益，s是系统积分时间，TSN是系统噪声等效温度，NEPdet是RF前端后面的检测器NEP。当第二项比第一项小得多时，成像器灵敏度由RF前端确定。检测器NEP可以忽略不计。为了满足这个标准，探测器NEP和LNA输出噪声应该满足以下要求：
其中v2 n是RF前端的输出噪声。 RF前端输出节点处的噪声也是等效的，这也是检测器输入节点。
优化集成CMOS和双极探测器的设计过程是不同的。对于CMOS检测器，由于当栅极源极电压偏置在器件阈值电压（其相对固定）时发生最佳偏置条件。因此，对NEP最敏感的组件是有效设备大小。
然而，随着工作频率的增加，由于寄生效应，器件尺寸的响应度可能不会进一步增加。为了满足与RF前端输出噪声相比具有可忽略的探测器NEP的带宽要求，探测器尺寸被选择为足够大以使探测器NEP满足Eq。 （13）。基于仿真，设计的CMOS LNA输出噪声约为3.6e-16V2 / Hz。对于20 GHz前端带宽，探测器NEP应小于10.3 pW / sqrt（Hz）。基于仿真的最小器件尺寸为35 lm / 0.1 lm。我们选择0.1 lm器件长度而不是65 nm来减少闪烁噪声。
接下来，我们优化设备尺寸，其尺寸需要大于由式（1）确定的最
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[465732]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
