Research and design of drive circuit of CCD image sensor.
CCD Sensor is the crucial equipment for environment perception which is widely used in various fields such as surveillance, vision navigation and machine vision. The commercial CCD device has been encapsulated the sensor driver inside which is not opened for secondary development. Even this mode facilitates the usage but it really can#39;t content the customizable need. For solving this challenging but imperative issue, we designed a novel CCD sensor driver system which implements the efficient and effective image acquisition task in customizing approach. The working principle and driving timing sequence about ICX625AQA the interline CCD image sensor used in our system are discussed in detail. For handling with this data intensive task, a high performance Field Programmable Gate Array (FPGA) controller is used for data allocation and translation, the peripheral circuits including AD9974 and CXD3400 drive interface which process the horizontal signal and vertical signal, respectively. The system execute code is compiled and configured in the Quartus II IDE and is simulated used the SignalTap. Some significant results also are proposed at the end of this paper.
With the development of autonomous celestial navigation system, the CCD star sensor merely making use of space information is now widely utilized for various spacecrafts. But only under the appropriate driving pulse can the optoelectronic characteristic of the CCD sensor, such as transition efficiency and SNR (Signal Noise Ratio), reach the best value. Therefore, generating the exact driving pulse of the CCD sensor is the precondition of successfully designing the image data acquisition system of CCD star sensor. In general, there are four traditional methods of designing the driving circuit for CCD sensor Using several common digital ICs. It is a previous application. It is of big cubage, high power consumption, high cost and high fault rate. Besides,the design is very complex. Generating the timing waveform by EPROM. Store the data that are used to generate the waveform in the EPROM. When the address is changed in order, EPROM will then output the stored data to form the timing pulse. However, the design is still very complex. 3) Outputting the driving waveform by single chip computer. It outputs the timing pulse by instructions. Added the driving chip, it can be used to drive the CCD. Nevertheless, the system rate is limited by clock frequency of the single chip computer. 4) Application Specific Integrated Circuit (ASIC). The entire driving circuit is integrated in one chip so that it can reach a better state of small cubage, low power consumption and low fault rate. Yet, without mass production, the cost will still be very enormous.By far, the application range of programmable logic device in spaceflight has been rising. After analysis and comparison, those traditional methods are no more suitable for the application to CCD star sensor. As a result of that, in accordance with the CCD timing diagram, utilizing the FPGA, the required timing is generated by software (ASM) in VHDL in this paper. Before connected to the CCD, the clock pulse drivers are included.
In the image data acquisition system of CCD star sensor, FPGA is selected to generate the driving pulse and preprocess the acquired star map. Using large scale integrated circuit, like FPGA, it can greatly predigest the circuit, decrease the cubage and improve the speed of the system.The hardware diagram of this system is shown in Figure. The driving timing generated from FPGA, is connected with CCD sensor through clock pin drivers.The analog video signals readout from CCD sensor,are processed using correlated double sampling (CDS) by analog front-end (AFE) like AD9944, and converted from analog to digital signals. After preprocessed in FPGA, the digital image data are transferred into DSP by the host port interface (HPI). Then the star map identification and attitude determination are completed in DSP. A serial port,used to communicate with PC during experiment, is contained in the system. VHDL (VHSIC Hardware Description Language,where VHSIC stands for Very High Speed Integrated Circuit), is a powerful digital circuit design language.It can accomplish complex logic design using compact code, and make the design of digital circuit as convenient as the software design.ASM (algorithmic state machine) chart is the flow chart of the control algorithm describing the digital system. Using ASM chart design method, the digital system can change the language description to the timing flow chart description, with implicit timing information. ASM chart has three basic symbols: the state box, the decision box and the conditional output box.
1. Introduction Charge-coupled device (CCD) was invented initially in 1970s, it has many excellent features, such as high sensitivity, large dynamic range, low noise, low power consumption and fast sampling speed , The CCD sensor is such a device for the movement of electrical charge, usually from within the device to an area where the charge can be manipulated, for example conversion into a digital value, and is widely used in professional, medical, and scientific applications where high-quality image data is required particularly in high-precision measurement, space remote sensing, robot vision and other associate fields . CCD image sensor converts optical signal into charge signal by an optical - sensitive surface, and then according with certain mies to output image based on corresponding pulse timing driver. CCD image sensor has better performances in optical filling rate, the uniformity of the response of pixels and quantum efficiency than CMOS and become a science of choice detector for high frame rate imaging acquisition system increasingly , the array CCD image sensors can be implemented in several different architectures. The most common are full-frame
全文共23994字，剩余内容已隐藏，支付完成后下载完整资料
CCD图像传感器驱动电路的研究与设计
CCD传感器是环境感知的关键设备，广泛应用于监控，视觉导航，机器视觉等各个领域。 商用CCD设备已经封装了传感器驱动器，其内部没有开放用于二次开发。 即使这种模式有利于使用，但它实际上不能满足可定制的需求。 为了解决这个具有挑战性但迫切需要解决的问题，我们设计了一种新颖的CCD传感器驱动系统，实现了定制方法中的高效和高效的图像采集任务 详细讨论了我们系统中使用的ICX625AQA行间CCD图像传感器的工作原理和驱动时序。 为了处理这一数据密集型任务，高性能现场可编程门阵列（FPGA）控制器用于数据分配和转换，外围电路包括分别处理水平信号和垂直信号的AD9974和CXD3400驱动接口。 系统执行代码在Quartus II IDE中编译和配置，并使用SignalTap进行仿真。 本文结尾还提出了一些重要结果。
随着自主天文导航系统的发展，仅利用空间信息的CCD星敏感器现已广泛应用于各种航天器。 但只有在适当的驱动脉冲下，CCD传感器的光电特性（例如转换效率和SNR（信号噪声比））才能达到最佳值。因此，生成CCD传感器的精确驱动脉冲是成功设计CCD星敏感器图像数据采集系统的前提。总的来说，有四种传统的设计CCD传感器驱动电路的方法使用几种常见的数字IC。这是以前的应用程序。它体积大，功耗高，成本高，故障率高。 此外，设计非常复杂。通过EPROM生成时序波形。 将用于生成波形的数据存储在EPROM中。当地址按顺序改变时，EPROM将输出存储的数据以形成定时脉冲。但是，设计仍然非常复杂。 3）通过单片机输出驱动波形。它通过指令输出定时脉冲。增加了驱动芯片，它可以用来驱动CCD。 不过，系统速率受单片机时钟频率的限制。4）专用集成电路（ASIC）。整个驱动电路集成在一块芯片上，可以达到小体积，低功耗，低故障率的更好状态。 然而，如果没有大规模生产，成本仍然非常高。迄今为止，可编程逻辑器件在航天领域的应用范围一直在上升。 经过分析比较，这些传统方法不适用于CCD星敏感器的应用。 因此，根据CCD时序图，利用FPGA，所需时序由VHDL中的软件（ASM）生成。 在连接到CCD之前，包括时钟脉冲驱动器。
在CCD星敏感器的图像数据采集系统中，选择FPGA来产生驱动脉冲并对获取的星图进行预处理。 使用FPGA等大规模集成电路，可以大大简化电路，减小体积，提高系统速度。该系统硬件框图如图1所示。 由FPGA产生的驱动时序通过时钟引脚驱动器与CCD传感器连接。从CCD传感器读取的模拟视频信号通过AD9944等模拟前端（AFE）采用相关双采样（CDS）处理，并从模拟数字信号。经过在FPGA中预处理后，数字图像数据通过主机端口接口（HPI）传输到DSP中。然后在DSP中完成星图识别和姿态确定。系统中包含用于在实验期间与PC通信的串行端口。VHDL（VHSIC硬件描述语言，VHSIC代表超高速集成电路）是一种功能强大的数字电路设计语言。它可以使用紧凑的代码完成复杂的逻辑设计，使得数字电路的设计与软件设计一样方便。ASM（算法状态机）图是描述数字系统的控制算法的流程图。使用ASM图表设计方法，数字系统可以将语言描述更改为时序流程图描述，并带有隐含的时间信息。ASM图有三个基本符号：状态框，决策框和条件输出框。
1.介绍电荷耦合器件（CCD）。最初发明于20世纪70年代，具有灵敏度高，动态范围大，噪声低，功耗低，采样速度快等优点。电荷的移动通常从设备内部到可以操纵电荷的区域，例如转换成数字值，并且被广泛用于需要高质量图像数据的专业，医学和科学应用中在高精度测量，空间遥感，机器人视觉等相关领域。CCD图像传感器通过光敏表面将光信号转换为电荷信号，然后根据相应的脉冲定时驱动器输出图像。CCD图像传感器在光学填充率，像素响应均匀性和量子效率方面均优于CMOS，成为高帧率成像采集系统的首选科学探测器，阵列CCD图像传感器可以实现多种不同的架构。最常见的是全帧，帧传输和行间。这些体系结构中的每一种对于模板问题都有不同的方法。由于其优点和快速读出速度，行间转换CCD摄像机已被用于高频率。行间传输CCD主要驱动电路包括偏置电压电路，水平时序驱动电路和垂直定时驱动电路。在上述这些电路中，首先遇到的问题是如何产生CCD驱动时序。一般来说，处理这一具有挑战性的问题有四种不同的方法：直接数字电路，微控制器驱动，EPROM驱动和可编程逻辑器件方法。直接数字电路可以获得高速驱动频率，但伴随设计复杂性和调试难度，微控制器驱动拥有其优点是编程简单，调节灵活，但驱动电路的频率太低，无法满足高速要求，EPROM驱动结构和调试简单，但通常占用较大的结构空间，可编程逻辑器件如现场可编程门阵列（FPGA）具有许多优点，如能够在现场重新编程以修复缺陷，完成设计后可以重复或改进，易于更新和维护。这样的特点使得FPGA逐渐主导了CCD传感器驱动器的应用。 基于FPGA的驱动电路具有更高的集成度，可靠性和性能，更低的功耗，更低的价格成本和更短的开发周期。
在本文中，我们着重于如何设计一种新颖的CCD传感器驱动系统，该系统在基于FPGA的定制方法中实现高效和高效的图像采集任务。 首先，我们讨论ICX625AQA（典型的CCD传感器之一）的参数和工作原理。 其次，介绍硬件驱动电路的设计，包括水平驱动，垂直驱动和电压产生电路，以及电路布局和制造板。 再次，介绍在FPGA上运行的包含水平和垂直定时模块的软件工作流程。 时间的模拟也是为了验证软件的有效性。 第四，我们将硬件部分和软件部分集成在一起，以实现高保真图像。 最后，我们总结我们的工作并展望未来的任务。
2. ICX625AQA结构和特点。ICX625AQA是SONY公司生产的行间转移区域阵列彩色图像传感器，总像素数高达2536（H）times;2068（V），约为5.24兆像素，有效像素数为2456 （H）times;2058（V），约5.05兆有效像素。每个像素单元的单元尺寸为3.45mu;m（H）times;3.45mu;m（V），有效像素成像面积为86.39平方毫米。 ICX625AQA在双输出通道内扇出信号。在全像素扫描输出模式下正确操作传感器时可以处理三种操作模式，在此模式下，同时曝光期间内的所有像素信号同时被读出，使得该模式适用于高分辨率图像捕获; 在4/16行输出模型中，对于每16行，信号被读出四行（第1行，第5行，第8行和第12行），并且在水平寄存器中添加了两个相同颜色的像素，所有有效区域信号是以比全像素扫描模式更高的帧速率输出; 最后的操作模式是中央读出扫描输出模式，该模式通过高速传送扫描图像的顶部和底部并切出图像的中心来实现高帧率。 在全像素扫描模式下，ICX625AQA的图像输出速率可达到15帧/秒，同时也可使用各种添加和消除方法输出。具有可变电荷存储时间的电子快门，无需机械快门即可实现全画面静止图像。采用Super HAD CCD技术可实现高灵敏度和低暗电流。 该CCD图像传感器由一个四相垂直传输脉冲（Vi，V2，V3和V4），一个两相水平传输脉冲（Hi和H2），另一个电子快门脉冲（SUB）和一个复位脉冲（RG ）同时。上述各种脉冲相互组合构成CCD图像传感器的驱动定时脉冲。
3.驱动电路分析与设计。稳定的电源电路对ICX625AQA正常工作至关重要。有几个熄灭的电源电路为CCD传感器提供能量，例如正的15 V偏置电压和负的8 V偏置电压。 水平传输脉冲和垂直传输脉冲如图1所示。偏置电压电路不仅提供CCD传感器功率，而且还包含FPGA主芯片系统中的功耗，水平驱动电路和垂直驱动电路提供水平驱动时钟信号和CCD传感器的垂直驱动时钟信号。 诸如水平驱动电路，AD转换电路和垂直驱动电路的每个电路工作在不同的时钟频率，但共享公共时钟同步信号。这些电路协调工作，以确保CCD图像传感器可以输出代表环境光强度的小型模拟信号。小型模拟信号容易受到电子噪声的影响，其中一个AD转换电路可保持高放大倍数，SNR可用于正确的图像采集。 FPGA处理器是主芯片，负责为每个芯片输出时序和控制信号，同时还接收来自AD转换输出的有效数据，以便进一步处理。上面提到的那些电路之间的关系如图3所示。
3.1.水平驱动电路如上所述,ICX625AQA采用双通道驱动模式来扇出要求AD转换电路的图像信号必须符合此问题。在我们的系统中，选择名为ADA4800的高性能AD转换芯片作为缓冲放大器。在本节中，我们主要关注产生CCD驱动信号，在我们的工作中，我们选择ADI公司的AD9974提供水平脉冲驱动信号，AD9974的电路图如图2所示。AD9974集成了双通高速信号处理电路用于高速数字摄像机应用。 每个通道的指定像素速率高达65 MHz，并且内置集成模拟前端处理电路，包括黑电平钳位，CDS，可编程放大器（VGA）和14位模数转换器电路。其中的Precision Timing内核允许在65 MHz操作下以大约240皮秒的分辨率调整高速时钟。定时驱动器为RG1，RG2，H1A至H4A和H1B至H4B输出提供高速CCD时钟驱动器。AD9974使用Precision Timing内核产生灵活的高速定时信号。 该核心由复位门RG，水平驱动器HI到水平驱动器H4以及SHP / SHD采样时钟组成，是为CCD和AFE生成时序的基础。独特的架构使系统设计人员能够通过精确控制水平CCD读数和AFE相关双采样来优化图像质量。AD9974可与ICX625AQA无缝连接，并可方便地将时钟信号连接至ICX625AQA引脚，即Hia，Hib，H2A，H2B和RGi，RG2。AD9974具有两个三线串行通信接口，可用于配置内部寄存器以生成水平时钟脉冲和正向模拟控制信号。还有两个高速主时钟信号，分别命名为CLI A和CLI B，作为内部参考时钟输入，在PCB布局时应注意避免噪声干扰。
3.2.垂直驱动电路一般情况下，来自FPGA的输出电压幅值不能满足CCD传感器垂直驱动信号的要求，针对这一问题，我们选用SONY生产的CXD3400专用驱动芯片作为CCD垂直驱动芯片。CXD3400包含六个通道，可以在高速读出模式下工作。CCD传感器ICX625AQA必须在十个通道垂直信号中驱动，这十个通道垂直信号是V#39;p1，Vp2，Vc3和Vp4四相垂直驱动信号，而信号Vp2和Vp3进一步被分成四个信号。 所以，我们必须使用两个CXD3400芯片来同时处理这十个信号。 当CCD传感器内部的转换完成时，V#39;p2和V#39;p3的信号同时提供VH，VM和VL三电平信号，以读出垂直转换信号。我们必须强调的一点是，CXD3400处理电路的引脚必须按照特定规则直接连接到FPGA引脚，以确保正确的信号生成。 基于两个CXD3400的垂直驱动电路原理图如图2所示。
3.3.电压产生电路ICX625AQA的电源稳定性至关重要，即使电压波动最小也会导致这种高精度传感器发生故障。 另一方面，电源必须拥有一定的冗余容量，而不是预估的总功耗。在本文中，我们采用德州仪器公司生产的特殊电源芯片TPS54594，该芯片是具有双5的DC / DC电源开关芯片V（4 A / 2 A）输出，需要12 V输入。5 V / 4 A电源通道为TPS54286和两个LDO（其他电源开关芯片）供电。TPS54286为FPGA系统输出3.3 V电压，而两个LDO分别为AD9974输出3.0 V和3.6 V电压。5 V / 2 A电源通道专门为LT3486供电。LT3487双通道开关稳压器产生用于偏置CCD成像器的正和负输出。该器件可在锂离子电池的90 mA和45 V电压下提供高达8 V的电压，为许多流行的CCD成像器提供偏置。 低成本的LDO线性稳压器，低噪声，静态电流，这是它的突出优点。DC / DC开关电源芯片的优点是转换效率高，可以大电流，但输出扰动大，体积比较大。 根据双电源芯片的优缺点，我们选择了这种结构电源电路。电压发生电路原理图如图1所示。
3.4.电路布局和PCB板制造基于上述电路原理图设计，我们在DXP2004集成开发环境（IDE）中布置了印刷电路板（PCB）。PCB板的制造如图5所示.1号代表CCD和透镜与插针连接器的组合，以便更换和保护CCD传感器。2号和3号分别代表水平驱动芯片AD9974和垂直驱动芯片CXD3400的组合以及外围配置电路。 水平和垂直驱动芯片相邻布置在CCD传感器周围以消除噪声干扰。标号为4的组件是电源电路。5号表示输出接口，包括网络接口和VGA接口。6号显示核心板接口。 通过进行整个实验，该电路板正常工作，并为CCD图像传感器生成必要的定时信号。
4.驱动时序分析和设计4.1。驱动器时序分析ICX625AQA有三种工作模式。 我们使用全像素扫描输出模式来获得更高分辨率的图像。在这种模式下，水平传输的主驱动时钟信号是Hi和H2，而水平传输的最后一级使用Li，L2时钟信号，复位开关信号是RGi，RG2是垂直传输时钟信号是V 1到V 4，衬底时钟信号是SUB。为了清除传感器中的剩余电荷，RG脉冲信号用于重置输出单元。SUB电子快门信号，用于产生高电平脉冲，用于在CCD下次曝光之前清除累积电荷。 与此同时，AD9974产生分解为SHD，SHP，HBLK，PBLK，CLPOB和DOUTCLOCK信号的水平驱动信号。SHP和SHD信号是相关的，但有一定的相位差。CXD3400提供直接输入到CCD传感器的垂直传输时钟信号。所有信号都具有固定的短语分离，并且都由FPGA控制，因此我们要讨论的驱动时序设计对于获得高质量图像至关重要。
4.2.驱动程序时序设计在我们的程序中，我们使用Verflog HDL语言设计复杂的驱动程序时序。关于软件图的详细过程如图6所示。FPGA中运行的程序分为几个模块。 初始化AD9974的像素计数器模块通过两个计数器控制水平和垂直信号，AD9974初始化模块称为三线串行接口模块，用于AD9974模块的初始化。配置程序完成后，计数器开始计数。因此，AD9974模块和CXD3400模块会同步生成水平和垂直时钟信号。当一帧AD转换完成后，计数器模块会调用图像读取模块读取图像数据。我们将在以下章节中分别讨论水平和垂直驱动时间设计。
4.3.水平驱动定时设计水平驱动模块由三个子模块组成，它们是三线
全文共7233字，剩余内容已隐藏，支付完成后下载完整资料
资料编号：[11225]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
