The Description of MCU
The AT89C51 is a low-power, high-performance CMOS 8-bit microcomputer with 4K bytes of Flash programmable and erasable read only memory (PEROM). The device is manufactured using Atmelrsquo;s high-density nonvolatile memory technology and is compatible with the industry-standard MCS-51 instruction set and pinout. The on-chip Flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with Flash on a monolithic chip, the Atmel AT89C51 is a powerful microcomputer which provides a highly-flexible and cost-effective solution to many embedded control applications.
Function characteristic
The AT89C51 provides the following standard features: 4K bytes of Flash, 128 bytes of RAM, 32 I/O lines, two 16-bit timer/counters, a five vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator and clock circuitry. In addition, the AT89C51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port and interrupt system to continue functioning. The Power-down Mode saves the RAM contents but freezes the oscillator disabling all other chip functions until the next hardware reset.
Pin Description
VCC：Supply
GND：Ground.
Port 0：
Port 0 is an 8-bit open-drain bi-directional I/O port. As an output port, each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as highimpedance inputs Port 0 may also be configured to be the multiplexed loworder address/data bus during accesses to external program and data memory. In this mode P0 has internal pullups Port 0 also receives the code bytes during Flash programming and outputs the code bytes during programverification. External pullups are required during programverification.
Port 1
Port 1 is an 8-bit bi-directional I/O port with internal pullups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins they are pulled high by the internal pullups and can be used as inputs. As inputs Port 1 pins that are externally being pulled low will source current (IIL) because of the internal pullups Port 1 also receives the low-order address bytes during Flash programming and verification.
Port 2
Port 2 is an 8-bit bi-directional I/O port with internal pullups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins they are pulled high by the internal pullups and can be used as inputs. As inputs Port 2 pins that are externally being pulled low will source current, because of the internal pullups Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses. In this application, it uses strong internal pullups when emitting 1s. During accesses to external data memory that use 8-bit addresses, Port 2 emits the contents of the P2 Special Function Register Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.
Port 3
Port 3 is an 8-bit bi-directional I/O port with internal pullups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins they are pulled high by the internal pullups and can be used as inputs. As inputs Port 3 pins that are externally being pulled low will source current (IIL) because of the pullups Port 3 also serves the functions of various special features of the AT89C51.Port 3 also receives some control signals for Flash programming and verification.
RST
Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.
ALE/PROG
Address Latch Enable output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (PROG) during Flash programming. In normal operation ALE is emitted at a constant rate of 1/6 the oscillator frequency, and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external Data Memory. If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode.
PSEN
Program Store Enable is the read strobe to external program memory. When the AT89C51 is executing code from external program memory, PSEN is activated twice each machine cycle, except that two PSEN activations are skipped during each access to external data memory.
EA/VPP
External Access Enable. EA must be strapped to GND in order to enable the device to fetch code from external program memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, EA will be internally latched on reset. EA should be strapped to VCC for internal program executions. This pin also receives the 12-volt programming enable voltage(VPP) during Flash programming, for parts that require12-volt VPP.
XTAL1
Input to the inverting oscillator amplifier and input to the internal clock operating circuit.
XTAL2
Output from the inverting oscillator amplifier.
Oscillator Characteristics
XTAL1 and XTAL2 are the input and output, respectively of an inverting amplifier which can be configured for use as an on-chip oscillator, as shown in Figure 1.Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven as shown in Figure
剩余内容已隐藏，支付完成后下载完整资料
MCU的描述
AT89C51是一款低功耗，高性能CMOS 8位微处理器，具有4K字节的闪存可编程和可擦除只读存储器（PEROM）。该器件采用Atmel的高密度非易失性存储器技术制造，符合行业标准的MCS-51指令集和引脚排列。片上闪存允许程序存储器在系统中或由常规的非易失性存储器编程器重新编程。通过将多功能8位CPU与闪存组合在一块单片芯片上，Atmel AT89C51是一款功能强大的微型计算机，为许多嵌入式控制应用提供了高度灵活且经济高效的解决方案。
功能特点
AT89C51提供以下标准功能：4K字节的闪存，128字节的RAM，32个I / O线，两个16位定时器/计数器，五向量两级中断架构，全双工串行端口，片上振荡器和时钟电路。此外，AT89C51还设计有静态逻辑，用于零频率运行，并支持两种软件可选省电模式。空闲模式停止CPU，同时允许RAM，定时器/计数器，串行端口和中断系统继续运行。掉电模式保存RAM内容，但冻结振荡器将禁用所有其他芯片功能，直到下一次硬件复位为止。
引脚说明
VCC：供应
GND：接地。
端口0：
端口0是8位开漏双向I / O端口。作为输出端口，每个引脚可以吸收8个TTL输入。当1端口写入端口0引脚时，引脚可以用作高阻抗输入端口0也可以被配置为在外部程序和数据存储器访问期间被复用的位数地址/数据总线。在此模式下，P0具有内部上拉端口0也可在Flash编程期间接收代码字节，并在编程期间输出代码字节。在编程过程中需要外部上拉。
端口1
端口1是具有内部上拉电阻的8位双向I / O端口。端口1输出缓冲器可以吸收/输出四个TTL输入。当1s写入端口1引脚时，它们被内部上拉电阻拉高，可用作输入。由于输入端口1外部被拉低的引脚由于内部上拉而导通电流（IIL）端口1还在闪存编程和验证期间接收低位地址字节。
端口2
端口2是具有内部上拉电阻的8位双向I / O端口。端口2输出缓冲器可以吸收/输出四个TTL输入。当1s写入端口2引脚时，它们被内部上拉电阻拉高，可用作输入。由于输入外部拉低的端口2引脚将导通电流，因为内部上拉端口2在从外部程序存储器提取期间以及访问使用16位地址的外部数据存储器期间发出高位地址字节。在这种应用中，当发射1时，它使用强大的内部上拉电阻。在访问使用8位地址的外部数据存储器时，端口2发出P2特殊功能寄存器的内容端口2在Flash编程和验证期间也接收高位地址位和一些控制信号。
端口3
端口3是具有内部上拉电阻的8位双向I / O端口。端口3输出缓冲器可以吸收/输出四个TTL输入。当1s写入端口3引脚时，它们被内部上拉拉高，可用作输入。作为输入外部拉低的端口3引脚由于上拉而导通电流（IIL）端口3也起到AT89C51的各种特殊功能的功能。端口3还接收一些用于闪存编程和验证的控制信号。
RST
复位输入当振荡器运行时，该引脚上的两个机器周期的高电平将复位器件。
ALE / PROG
地址锁存使能输出脉冲，用于在访问外部存储器期间锁存地址的低字节。此引脚也是Flash编程期间的编程脉冲输入（PROG）。在正常操作中，ALE以振荡器频率的1/6的恒定速率发射，可用于外部定时或时钟目的。但是请注意，在每次访问外部数据存储器期间都会跳过一个ALE脉冲。如果需要，可以通过设置SFR位置8EH的位0来禁用ALE操作。位置1后，ALE仅在MOVX或MOVC指令期间有效。否则，引脚被弱拉高。如果微控制器处于外部执行模式，则设置ALE禁用位无效。
PSEN
程序存储启用是对外部程序存储器的读选通。当AT89C51正在从外部程序存储器执行代码时，除了在每次访问外部数据存储器期间跳过两个PSEN激活之外，每个机器周期都会激活两次PSEN。
EA / VPP
外部访问启用。 EA必须绑定到GND，以使器件能够从0000H直到FFFFH从外部程序存储单元获取代码。但是请注意，如果锁定位1被编程，则EA将在复位时被内部锁存。 EA应该绑定到VCC以进行内部程序执行。在Flash编程期间，该引脚还可以接收12伏编程使能电压（VPP），用于需要12伏VPP的器件。
XTAL1
输入到反相振荡器放大器并输入到内部时钟工作电路。
XTAL2
反相振荡器放大器的输出。
振荡器特性
XTAL1和XTAL2分别是反相放大器的输入和输出，可以配置为用作片内振荡器。可以使用石英晶体或陶瓷谐振器。为了从外部时钟源驱动器件，XTAL2应该在XTAL1被驱动时保持不连接，如图2所示。对外部时钟信号的占空比没有要求，因为内部时钟电路的输入通过二分之一触发器，但必须遵守最低和最高电压高低时间规格。
空闲模式
在空闲模式下，当所有片上外设都保持活动状态时，CPU会自动进入睡眠状态。该模式由软件调用。在此模式下，片内RAM和所有特殊功能寄存器的内容保持不变。空闲模式可以通过任何使能的中断或硬件复位来终止。应该注意的是，当通过硬件复位终止空闲时，器件通常在内部复位算法控制之前恢复程序执行，从该位置停止，直到两个机器周期。在这种情况下，片上硬件禁止访问内部RAM，但不会禁止访问端口引脚。为了消除通过复位终止空闲时对端口引脚的意外写入的可能性，调用空闲的命令之后的指令不应该是写入端口引脚或外部存储器的指令。
掉电模式
在掉电模式下，振荡器停止，并且调用掉电指令是执行的最后一条指令。片内RAM和特殊功能寄存器保留其值，直到掉电模式终止。掉电的唯一退出是硬件复位。复位重新定义SFR，但不会更改片内RAM。在VCC恢复到正常工作电平之前，复位不应被激活，并且必须保持足够长的时间以使振荡器重新启动并稳定。
程序存储器锁定位
当锁定位1被编程时，EA引脚处的逻辑电平在复位期间被采样并锁存。如果器件在没有复位的情况下通电，则锁存器初始化为随机值，并保持该值，直到复位被激活。 EA的锁存值必须与该引脚的当前逻辑电平一致，以使器件正常工作。
合成8051型微控制器容忍瞬态故障
本文介绍了一种故障检测和校正技术的实现，用于设计一个强大的8051微控制器相对于称为单事件不正常（SEU）的特定瞬态故障。进行了关于SEU在微控制器行为中的影响的具体研究。此外，在8051的版本中实现了容错技术。容错微处理器的VHDL描述在FPGA环境中进行了原型设计，并且在面积开销，保护级别和性能损失方面进行了讨论。
1、简介
微电子技术的不断改进使得制造非常复杂的电路，替代了80年代以前的电路板甚至电脑。如今，由于微电子技术的进步，传统的应用变得越来越便宜，更可靠，而大量的新应用可以通过使用所谓的嵌入式系统来利用集成器件。在所有情况下，架构都强烈地基于某种数据处理器，例如微控制器或DSP处理单元。
半导体尺寸和电气特征的持续降低导致对过去的技术中认为轻微或忽略的环境的一些影响（由辐射导致的电离，磁性扰动，热等）的敏感性增加。特别地，在空间中工作的数字电路受到不同种类的辐射。然而，一些地球应用（例如航空电子系统）也出现了一些问题。
辐射效应可以是永久性的或短暂的。永久性故障是由于在硅/氧化物界面处捕获的颗粒产生的，并且仅在长时间暴露于辐射（总电离剂量）后才出现。瞬态故障（单事件效应，SEE）可能是由单个带电粒子在电路敏感区域的影响引起的。
根据影响位置，区分两种SEE：SEL（单事件挂起）和SEU（Single Event Upsets）。 SEL由触发寄生晶闸管（存在于CMOS技术中）引起，并引起短路，如果电路在时间上未断电，则能够通过热效应损坏元件。 SEU负责在集成电路中存储的信息位中的瞬态变化（称为失调或位翻转）。使用一些现有的CMOS技术，例如Epi-bulk CMOS工艺，总电离剂量（TID）和单事件闩锁（SEL）效应可以降低到可接受的水平。然而，单事件颠簸（SEU）表示辐射诱发的危害，这在空间应用中更难以避免，特别是在高密度亚微米集成电路中。在本文中，只考虑了SEU故障。 SEU故障的后果取决于扰动信息的性质，从错误的结果到系统崩溃。对于诸如DSP处理器，协处理器，微控制器等复杂电路，对SEU的敏感度与可用的内部存储器（寄存器，存储器位，触发器等）的数量相关。
在这种情况下，显然需要电路免受辐射影响，主要是那些在空间工作的电路，那里的故障可能意味着损失数百万美元和多年的工作。此外，在电路处于真实环境之前，了解容错技术的效率是非常重要的。
本文旨在调查快速原型设计加固技术的效率，重点是通用处理器架构。提出的技术主要是基于包含误差检测和纠正能力。公认的微控制器的简化指令集版本，来自英特尔的8051被选为这些研究的测试工具。这种选择是由于这种微控制器广泛应用于空间应用的动机。本文的组织结构如下：第二部分重新审视相关作品。在第3节中，微控制器中的瞬态故障的影响以及能够模拟SEU故障发生的实际过程的工具。第5节介绍了硬化8051微控制器的实现。第5节总结了关于面积开销和工作频率的性能以及对瞬态位翻转的敏感性的实验结果。第6节给出了一些考虑关于在实际辐射环境中测试的容错电路的原型的实现。第7节讨论了结语和未来工作。
2、相关工作
可以在设备开发过程的不同步骤中考虑实现与瞬态故障相关的容错设备的解决方案。缓解解决方案可以分为：电路级别，其中使用具体的制造工艺流程;设计级别，其中逻辑结构被修改以实现SEU免疫;系统级别，其中执行软件的修改。
为了避免SEU，一些微处理器制造商如IBM正在提出在绝缘体硅（SOI）技术中的微处理器。然而，这个解决方案还是非常昂贵的。
设计级别的解决方案，如三重模块冗余，被广泛用于处理瞬态错误，特别是在随机逻辑中。该解决方案的缺点在于产生的面积开销。
错误检测和校正技术（EDAC）已经在过去几年中被用于提高存储器的可靠性。这些技术的例子是奇偶校验和汉明码。一些研究显示了在国家机器中使用错误检测和校正的能力，而不是使用带有选民的冗余触发器。以前没有发现使用EDAC技术保护完整的微控制器的工作。相关作品仅限于在内部记忆中使用检测和校正技术。
- 在8051微控制器中的SEU效果
几个空间应用基于8051微控制器，因为它在成本，占用面积，性能和软件合规性方面有很好的折衷。为了实现有效的容错技术，有必要对电路中SEU故障的定位和影响进行非常准确的测量。在这项工作中，通过在基于标准8051的现有硬件上运行受控故障注入实验，可以获得此措施。在实验过程中，微控制器执行一个程序，旨在提供最坏情况条件，将电路暴露于SEU的效果。实际上，选择的程序，与驻留在128字节内部SRAM中的操作数和结果矩阵相乘的6times;6矩阵占用大部分内部存储器，构成SEU的主要目标。
4、在8051描述中实现容错
考虑到上一节提出的结果，显然需要对微控制器进行某种保护，以保证整个系统在辐射环境中的可靠运行。在这项工作中，选择保护的方法是通过微控制器敏感区域（存储器和内部寄存器，如上一节所示）中的错误纠正码来实现8051的容错版本。 。主要思想是提供可以使用现有工具合成的容错微处理器的VHDL描述。
5.硬化原型实现
在对8051微处理器的敏感部分进行准确定义之后，以及对这些块的保护方案的实施和验证，下一步是实现在实际辐射环境中进行验证的物理设备。目标是在THESIC子板中包含该容错的8051版本，并将其暴露于辐射。在此工作中正在提出FPGA原型来运行最后一个实验。
6.结论与未来工作
我们已经介绍了一个致力于加强嵌入式处理器设计的策略的原理，涉及与环境交互产生的瞬态错误。辐射环境的独特后果，单事件颠覆现象，重点突出。通过在TIMA实验室开发的TIMA专用系统（THESIC）开发的专用系统（THESIC）进行软件故障注入实验，对微处理器中这种故障发生的影响进行了评估。这些实验允许预测，通过错误检测和校正策略，基于内部RAM的硬化的8051稳健版本将容忍98％的瞬态位翻转的影响。如果扩展到所有可访问的内存元素，研究的技术应该允许实施一个SEU免疫处理器。
通过在空间项目广泛使用的处理器的现有VHDL设计中插入纠错码来解决对存储器单元的保护：Intel 8051微控制器。新的8051稳健架构的主要特点以及不同VHDL描述样式的综合结果。考虑到微处理器的所有敏感区域的保护，即内部存储器和电路中存在的所有寄存器，对性能和面积开销进行了评估。最后，在辐射环境中硬化微处理器的真实实验证明了实施技术的效率。
未来的工作包括研究设计过程的自动化。此外，SEU免疫的可重构电路的开发正在进行中。在矿产开发特殊条件下，为矿区经营者提供安全的工作环境和生活条件，绝对有必要部署配备有易燃易爆，有毒气体检测仪的电气火灾监测系统。这种电气火灾监测系统主要包括后续保护装置。涉及电流式断路器的产品多年前就已经开发出来，但是近年来全球这些产品的开发出现加速发展。 CBS-4 / CBS-4C后置电气火灾监控器可以实时显示电流，跳闸和延时时间。监视器和变压器互连时，显示器能够进行远程，本地或自动复位和自检;与其他消防设施联动;声音和/或可见报警和跳闸时的电流和相应的电路代码的显示; DIN导轨或光盘（可选）安装; RS485接口，MODBUS通讯协议功能（可选）型号;跳闸值范围有限，一般约为40 A.在中国，大多数的后续保护装置是目前的激活型。特点是智能控制，火灾报警，消防网络联动，远程监控，多重控制接口，漏电保护，多功能液晶显示（LCD），真实自检，超低功耗，更宽的工作电压高可靠性。所有这些检测器应与监控系统一起使用。以前，这些检测和报警系统包含无效检测电路，大部分用于检测的电流是高电流。这些检测器对于检测低电流具有低灵敏度。这些检测器的集成度较低，尺寸较大，这可能使其难以安装。此外，这些检
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[484011]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
