Design of a Low Voltage High Precision CMOS Bandgap Reference
Abstract – A novel curvature compensated low voltage high precision CMOS bandgap reference is introduced in this paper. It adopts a self-biased low-voltage operational amplifier and the specific voltage transfer cell to achieve the features of low power supply and low temperature coefficient with better curvature compensation. A T-type resistor network is designed to reduce the total resistances and therefore to lower the chip area. We simulate the circuit using the Cadence Hspice based on SMIC 0.18um model. The simulation results show that the circuit has an accuracy of 6.8ppm/°Cwith the range from -35°Cto 110°C, a power supply rejection ratio (PSRR) of -90dB and low power consumption of 36.46uW.
A reistorless current reference source, e.g. for fast communication interfaces, has been described. Addition of currents with opposite temperature coefficient (PTC and NTC) and body effect have been used to temperature compensation. Cascode structures have been used to improve the power supply rejection ratio. The reference current source has been designed in a GLOBALFOUNDRIES 65 nm technology. The presented circuit achieves 55 ppm/°C temperature coefficient over range of -40 °C to 125 °C. Reference current susceptibility to process parameters variation is plusmn;3 %. The power supply rejection ratio without any filtering capacitor at 100 Hz and 10 MHz is lower than -127 dB and -103 dB, respectively.
Keywords – low voltage, curvature compensated, operational amplifier, bandgap reference
I. INTRODUCTION
The reference circuit is one of the basic building blocks in many applications of pure analog, mixed-mode, and memory circuits. The demand for low-voltage reference is especially apparent in the battery-operated mobile products, such as cellular phones, PDA, camera recorders, and laptops [1]. In CMOS technology, parasitic vertical bipolar junction transistors had been used in bandgap voltage references. However, the typical CMOS bandgap reference did not work in 1-V supply voltage for two reasons: one is that the bandgap voltage of silicon is about 1.25V, the other is the input common-mode voltage of the amplifier [2]. These two limitations can be solved by using the resistive subdivision methods [3], low-threshold voltage device [4], BiCMOS process, or DTMOST. However, these methods also lead to a higher temperature coefficient than that of a traditional bandgap reference. Using voltage transfer cell to generate nonlinear temperature coefficient voltage and resistive subdivision method obtain low temperature coefficient and low power supply [5]. However the large resistor of the transfer cell will cause a large chip area and the structure of operation amplifier is not provided.
Current reference sources are very important parts of analog or mixed-signal integrated circuits such as PLLs, digital-toanalog and analog-to-digital converters, operational amplifiers and other devices produced nowadays and used for example in fast communication. The listed circuits require very welldefined bias current. Moreover, generated current must be independent from variation of technology process, supply voltage and temperature. Furthermore, current reference generator can be responsible for the work of the other blocks, so it should be an autonomous circuit and begin work when the voltage supply is switched on.
The current reference source presented here consists of MOSFETs and vertical p-n-p bipolar transistors. It is designed for 3.3 V supply voltage with low sensitivity to process variation and small temperature coefficient.
The paper is organized in the following way: Section II presents the known solutions of current reference circuits. The operating principles of the presented current reference source and circuit description are given in Section III. Section IV gives design considerations and simulation results. Finally, conclusions are presented in Section V.
In this work, a self-biased low-voltage operational amplifier with the weak-inverted differential input pairs is proposed, and a T-type resistor network is designed to lower the total resistance. A newly proposed 1-V curvature compensated CMOS bandgap reference can be successfully operated with 1-V supply without special process technology. It has a stable output reference voltage of 608mV and low temperature coefficient of 6.8ppm/°C.
II. KNOWN CIRCUITS
Current reference circuits are usually based on conception, which assumes generating two currents [1]. One of them has positive temperature coefficient (PTC), the second has negative temperature coefficient (NTC). Both of them have the same value of temperature coefficient and are added in another section of the circuit. Therefore, it is possible to obtain temperature independent output current. PTC current can be generated by a bipolar transistor but this solution needs more fabrication steps and lithographic masks. The second way is based on MOSFET transistors working in subthreshold region [2, 3]. Unfortunately, in this solution fluctuation of threshold voltage caused by process variation can be very large and may result in significant output current variation. NTC current is commonly acquired using the difference of MOSFETs threshold voltage. It is possible to obtain this difference by using another type of MOSFET transistor, e.g. with thick gate oxide [1], or by basing generation on body effect [3] which causes increase of the absolute value of threshold voltage with increase of reverse bias of S-B junction.
Other current references are based on generation of two currents with the same, positive and linear temperature coefficient but with other value of amplitude [4]. Reference current is obtained by current subtraction. If generated currents have also the same and linear dependence of supply voltage, the discussed effect makes it possible to obtain simultane
剩余内容已隐藏，支付完成后下载完整资料
一种关于低电压高精度CMOS带隙基准的设计
摘要 文中介绍了一种被异常曲率补偿的高精度低电压CMOS的带隙基准。它采用了自偏压低压运算放大器和特定的电压转移来实现低电源供应，这样的CMOS带隙基准有着更好曲率补偿的低温度系数的功能。本设计是采用一个T类型电阻网络来减少总电阻，因此减小了芯片面积。我们使用Cadence Hspice模拟了基于SMIC 0.18um模型的电路。从仿真结果可以看出电路在-35°C到110℃之间有着6.8ppm/℃的温度系数、-90dB的电源抑制比和36.4uW的低功耗。
文中描述了少电阻的电流参考源，比如快速通信接口。具有负温度系数的电流和自身电路影响应用于温度补偿中，其中共源共栅结构用于提高电源抑制比。基准电流源采用“GLOBALFOUNDRIES 65 nm”技术进行设计。文中提到的电路实现了在-40°C到125°C的温度变化范围内，基准源的温度系数是55ppm/℃。基准源当前的磁化系数处理参数变化范围是plusmn;3%。在电路中没有任何滤波电容器情况下，频率为100Hz的电源电压抑制比低于-127dB，频率为 10MHz下的电源电压抑制比低于-103dB。
关键字：低电压；曲率补偿；运算放大器；带隙基准
一、介绍
基准电路电路是许多纯模拟、混合模式和记忆电路应用的基本构建模块。低压需求在电源供电的移动产品中表现得尤为明显,如手机、PDA、照相记录仪,和笔记本电脑[1]。在CMOS技术中,寄生垂直双极结型晶体管被用于带隙基准电压源。然而,典型的CMOS带隙基准源没有工作在电源电压1-V的两个原因:一是硅的能带隙电压大约是1.25 V,二是因为放大器的输入共模电压[2]。这两个限制可以通过使用细分电阻方法[3]、低门槛电压设备[4]、BiCMOS过程,或DTMOST等方法解决。然而,导致了这些方法的带隙基准源比传统的能带隙基准源的温度系数更高。使用电压传递单元生成非线性电压和电阻温度系数细分方法能够获得低温度系数、低电源电压[5]。然而传递单元的大电阻将导致芯片面积大,并且不支持改变放大器的结构。
电流源是模拟和混合信号集成电路非常重要的部分，如锁相环,模数转换器和数模转换器、运算放大器等现在生产设备中用于快速交互。这些列出的电路都需要非常明确的偏置电流。此外,产生的电流必须独立于技术的变化过程、电源电压和温度。此外,当前电流发生器可以负责另一模块的工作,所以它应该是一个自治电路并且开始工作时的电压供应是开启的。这里给出的基准电流源由MOSFET和纵向pnp型双极晶体管组成。它是专为过程变化中灵敏度较低并且温度系数小的3.3 V电源电压设计的。
论文包括以下结构:第二部分介绍了当前的已知参考电路的解决方案。第三章是CMOS带隙基准源的研究背景。第四部分提出了当前参考源的工作原理和电路描述。第五部分给出了设计思路和仿真结果。最后,在第六部分提出了结论。在这项设计中,提出了带反向差分输入对的自偏压低压运算放大器,T型电阻网络的作用是降低总阻力。新提出的1-V曲率补偿CMOS带隙参考可以在没有特殊工艺技术的情况下工作在1-V的电源电压下。它有稳定的输出参考电压608 mV和低温度系数6.8 ppm /℃。
二、已知的电路
当前的基准电路通常基于假设生成两个电流[1]的概念。其中一个有正温度系数(PTC),第二个有负温度系数(NTC)。两者有相同的值的温度系数和被添加在电路的另一个部分。因此,获得温度独立的输出电流是可能的。PTC电流可以由一个双极型晶体管生成,但这种解决方案需要更多的制造步骤和平版的遮片。第二种方法是基于工作在阈下地区[2,3]的MOSFET晶体管。不幸的是,在这个解决方案中波动过程引起的阈值电压变化会非常大,可能会导致重大的输出电流变化。NTC电流通常是用来获得使用不同MOSFET的阈值电压的差别。可以通过使用另一种类型的MOSFET晶体管,例如厚厚的栅氧化层[1]获得这种差异,或者基于自身效应[3]引起的阈值电压的绝对值增加S-B结反向偏压的增加来获得。
其他电流源基于两个相同并且线性的正温度系数,但拥有不同值的电流[4]。参考电流通过两个电流相减获得。如果生成的电流也同样和电源电压呈线性依赖关系,它们共同的效应可以同时获得供应的独立的参考电流(Iref)。
其他类型的全MOSFET电流源基于零温度系数(ZTC)指向[5、6]。亚阈值的区域主导电流扩散,漏极电流拥有正温度系数。在强烈的反转中漏极电流拥有负温度系数。略微超过阈值电压栅-源电压值。此时温度系数等于零。这种观点的问题在于,ZTC点在阈值电压的附近,因此很难在所有的技术过程中使晶体管在阈下的区域。
三、背景
一个典型的CMOS带隙基准电压是具有负温度系数电压VEB 的pn结,和具有正温度系数电压VT是热电压权衡相加,热电压VT的表达式为kT/q,与绝对温度成正比(PTAT)，如图1所示。
图1 一个典型的CMOS带隙基准电压
这里的基准电压是：
（1）
其中N是发射器Q1和Q2的面积比。在（1）中的第一期是用来纠正CTAT电压的，而第一期是用来纠正PTAT电压的。温度独立电压是通过添加这两个电压来获得的。使用一阶温度补偿带隙电压的错误是由于VEB的非线性的温度依赖性，VEB包含许多在参考温度Tr的复杂的T的高阶项函数,,由[6]给出:
（2）
VG是硅的能带隙电压,q是电子电荷,k是玻尔兹曼常数,是一个与过程相关的常数,是集电极电流的温度依赖规则。VEB的非线性的温度依赖性可以通过增加高阶VEB随温度而变化的电压被消除或最小化。从(2)可以看出，有一个TT时期,这是高阶VEB非线性的温度依赖性的原因。一阶温度补偿包括取消T项高阶温度补偿涉及高阶T的消除。
曲率补偿带隙基准源如图2所示[7]。在图2中,第一部分是一个约定的带隙电压参考。Q1、Q2和R1生成一个绝对温度比例电流,并且在R2和R3的电流与绝对温度电流相反,所以在M1和M2的电流是独立的一阶温度。通过电流镜,我们假设Q3的电流源也是独立与一阶温度。我们可以得到输出电压是:
(3)
我们可以调整电阻的比值获得独立的当前温度，等于，事实上电路中的Q3 是等于 , 和无法不依赖于温度的同时与假设矛盾。此外，电阻是温度系数误差的主要来源，因为电阻会消耗大的芯片面积。
图2 曲率补偿的带隙基准源
四、低电压高精度带隙基准源
A、完整的电路设计
在图3第一部分中显示出完整的带隙基准电路是一个带隙基准核心来实现一阶温度补偿第二部分和第二部分，通过电压转换单元产生非线性温度电压，以消除非线性温度对依赖性。第二部分与第一部分不同，进入Q3产生一个与温度无关的电流（=0）。我们设计Q1和Q3具有相同的发射区，以及目前Q1电流比例绝对温度（=1）。根据方程（2），我们可以得到一个非线性温度系数的电压，它可以表示为：
(4)
从第一部分我们得到一阶温度补偿电压，它等于：
（5）
图3第三部分是一个部分电压转换单元。差分对的设备尺寸之比M1-M2和M3-M4是A，m5-m6和m7-m8流动比率是B，m10-m9尾电流也是B。1V电源电压以下，该电压转换单元的输出电压可以低于700mV。因此，该电压转换单元可以1V的电源电压下工作。
在正常情况下，所有的晶体管的电压传输单元工作在饱和区。当这些晶体管使用长的沟道长度时，通道长度调制效应可以忽略不计。从第三部分，我们得到以下关系：
, (6)
, (7)
等式(6)和等式(7)结合得到：
(8)
联立等式(6)和等式(8)
(9)
(10)
，其中表示电子迁移率，是单位面积上的栅氧化层电容，等式(9)减去等式(10)并且整理化简得：
(11)
由于，则输出的参考电压为:
(12)
结合（4）、（5）、（12），获得宽范围的带隙基准电压：
(13)
图3 低电压高精度带隙基准电压典型电路
在方程（13），第二项具有线性温度系数，第三项具有非线性温度系数，而这些可以弥补VEB1的温度系数。精确的曲率补偿的带隙基准可以通过调节电阻R1、R2、R3和R6的比例和参数A和B获得。
在图3上，T型电阻网络中使用的是带隙基准电路，R2和R3通过R0连接到C点，如果不是R0，C点直接接地，电阻在电路的值达到，占整个芯片面积的一半。为了减少芯片面积而不改变流程和增加电阻的误差，我们可以通过采用T型电阻网络来减少总的电阻值。在本文中，C点通过R0连接到地面，而且R2、R3和R0有相同的值。形成的T型网络可以降低电阻值到，从而降低芯片面积。 第二部分和第一部分具有相同的电阻结构，每个电阻器在电路中各自有两个电阻具有正、负温度系数，从而获得独立的电阻温度。
B、运算放大器的设计
带隙基准电路包括两自偏置运算放大器的差分输入级，输出级，补偿网络和偏置电路，如图4所示。在低压带隙基准电路输入共模电压为0.4V，通常它就是下面的晶体管的阈值电压。所以，NMOS差分对工作在弱反转用于输入差分对。尾电流源分为两个相同的晶体管M9和M10改善共模抑制比，并采用自偏置节能电压裕度。电源提供的电压和阈值电压的PMOS驱动NMOS，该运算放大器可以在1V电源电压下工作。
图4 自偏置运算放大器的示意图
五、仿真结果
提出的电路是为了实现使用BSIM 4.5模型在65 nm GLOBAL FOUNDRIES CMOS技术而设计的,其中包括如在模拟器模拟运行的栅漏电流。
输出电流与温度的仿真结果显示了基准电流的温度系数。这个分析基于10%的供应电压变化，其结果是显示在图5。温度系数范围变化比较大：在Vdd = 2.97 V、3.3 V和3.63 V的情况下，温度范围是-40°C到120°C的温度系数的值分别为257 ppm /°C，ppm / 55°C和224 ppm /°C。这些结果表明,该电路可以产生稳定的参考电流与温度。提出的Iref变换电路电压供应变化为plusmn;4.1%。评估设计电路的性能,电源电压等于1 V时进行了基于SMIC 0.18 um CMOS工艺的仿真。运算放大器的开环频率响应仿真如图5所示，这个设计有一个直流增益为72 db,477 kHz的近似的单位增益带宽和1V电压供应下63°C的相位。
图5 基准电流相对于10 %温度的电压变化
蒙特卡罗(MC)模拟器被用来测试工艺参数变化和晶体管不匹配时产生的电流的影响。对于模拟电路，MC相比于过程角落分析检查对输出电流的影响方法，是一个更好的方法。这是因为在这种情况下电脑模拟可以给出比在现实中更糟的结果。此外，电流源通常对晶体管不匹配很敏感，这不包含在电脑中分析。统计模型被用于电路的所有设备。MC分析证明，提出的电流源工艺参数波动的敏感性很低，如图6所示。这意味着Iref工作500周是6.46mu;A，标准差为平均电流的3%也就是196 nA。MC在过程变化中模拟结果和几何不匹配显示了输出电流是6.46mu;A，标准差是平均值的3.1%(见图7)也就是199 nA。相差只有0.1%，因此提出的电路对构成的分散设备的几何尺寸是不敏感的。
图6 Iref工作在27 °C和500周工艺下的蒙特卡罗分布
图7 Iref工作500周在27°C与分散工艺参数和几何失配的蒙特卡罗分布
在GLOBALFOUNDRIES 技术下MOSFET失配分为几何和掺杂剂的失配。正如上面提到的几何部分涉及晶体管通道尺寸的波动。掺杂原子数的掺杂失配模型，位于晶体管通道中。这种色散对参考电流有明显的影响。如图8所示，输出电流的平均值为6.48，标准偏差为626，平均值为9.7%。
沟道掺杂分布的色散是导致阈值电压波动的主要原因。选择性的矩阵模拟进行的方法，寻找掺杂剂不匹配高磁化率的原因。所有的MOSFET进行逐一检查。讨论现象Iref的影响的降低可以通过增加W和L晶体管M2、M3、M6，M7，M15、M18来实现。由Pelgrom定律，表明当地的分散与晶体管的通道面积的平方根增加阈值电压减小。此外，每一维度：W和L应该单独足够。
图8 Iref工作500周在27°C并且分散工艺参数工艺、几何和掺杂剂不匹配的蒙特卡罗分布
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[147803]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
