Solid-State Electronics 54 (2010) 410–416
A flash analog to digital converter on stainless steel foil substrate
Abbas Jamshidi-Roudbari *, Po-Chin Kuo 1, Miltiadis K. Hatalis 2
Department of Electrical and Computer Engineering, Display Research Laboratory, Sherman Fairchild Solid State Center, Lehigh University, Bethlehem, PA 18015, USA
a r t i c l e i n f o
Article history:
Received 1 May 2009
Received in revised form 30 September 2009
Accepted 2 October 2009
Available online 20 November 2009
The review of this paper was arranged by Y. Kuk
Keywords: TFT
Polysilicon Steel foil
Flexible circuit
Analog to Digital Converter
1. Introduction
a b s t r a c t
In an effort to increase the integration level of large area digital and mixed-signal systems on flexible substrate, we designed and successfully fabricated and characterized a 3-bit flash analog to digital converter on stainless steel foil substrate. High quality laser crystallized polysilicon Thin Film Transistors (TFT) as well as carefully designed comparator circuit made it possible for a high performance flash ADC with maximum sampling rate of 3 Ms/s to be developed on stainless steel foil substrate. Both Integral and Differential Non-Linearity were extracted to be less than or equal to 0.25th of a Least Significant Bit (LSB), which makes it possible to increase the number of bits to 5-bits while keeping the same design structure and operating voltages. The same 3-bit design can also be used along with a 3-bit digital to analog converter in a two-step flash ADC structure to implement a 6-bit converter.
2009 Elsevier Ltd. All rights reserved.
During the past decade, the attention on large area electronics on flexible substrates has risen sharply. Mechanically flexible electronics have the potential to realize novel applications which physical and mechanical restrictions do not permit the use of rigid substrates. These applications have relatively relaxed device performance requirements; however, a larger degree of system integration that includes control and processing electronics in a single substrate requires the incorporation of high performance digital and analog circuits. A higher integration level will increase system yield by reducing external connections and substantially reducing manufacturing cost, but most importantly, it will facilitate a large reduction in a systemrsquo;s physical size and weight [1,2].
The design of such circuits with polysilicon TFTs in non-conven-tional substrates presents challenges not usually encountered when designing standard ICs [3,4]. Most of these factors can be divided in two groups: (i) TFT performance limitations such as kink effects or poor matching of device characteristics (threshold, mobility, etc.); and (ii) limitations presented by large flexible substrates such as dimensional instability, large feature sizes and poor yield. These elements must be accounted for in the electrical design phase as well as the physical layout of circuits. Furthermore, the impact of such elements on the performance and reliability of flexible electronics is more pronounced for analog circuits rather than digital. Therefore it is of a great interest for any polysilicon-based Application Specific Integrated Circuit (ASIC) or driving electronics of a matrix based system on flexible substrate to be designed and implemented in a digital style rather than analog. In a continuous effort to achieve a fully integrated digital driving or processing system on metal foil we have started with the design and implementation of a high performance Analog to Digital Converter to provide the required bridge from the external analog world to the onboard digital system.
Analog to digital conversion is inherently a slow process and depends on the conversion scheme it demands for variety of circuit blocks such as Digital to Analog Converters (ADC), amplifiers, counters, etc. to be designed and convened. Any inaccuracy on the performance of these circuit blocks substantially affects the accuracy of the ADC. Successive Approximation ADC [5] is of such structures which its reliability and accuracy is directly related to the performance of an internal Digital to Analog Converter (DAC). Integrating ADC has extensively been used for IC development due to its superior resolution; however its conversion rate is considerably slower than the other ADC structures and any non-ideality affecting the internal capacitor, resistor as well as the clocking frequency of the internal counter, affects the linearity of the ADC structure. Pipeline ADC [6] has also received considerable attention due to its high throughput but a slight error in the first stage propagates through the converter and leads to a much larger error at the end of the converter; therefore, it requires considerable effort to improve the accuracy of the early stages. Oversampling ADC such as RD ADC [7] has also received great deal of interest due to its superior noise shaping capability which pushes the power of the noise out of the bandwidth of the signal and therefore high resolution can be obtained. The main concern regarding the RD converter is that its output is a frequency modulated train of pulses
Fig. 1. Block diagram of a 3-bit flash ADC and the schematic of the NOR-based decoder.
411
which needs to be converted into a binary code utilizing a signal processing unit. Flash ADC is also one of the commonly used converters for applications with bit numbers less than or equal to 8-bits and among all the ADC structures, it has the fastest conversion speed [8]. This is while polysilicon TFT circuits are substantially slower than their single crystal MOSFET counterparts; which is partly due to lower electron and hole mobility (lower on-current driving capability) as well as larger device channel resistance (larger RC delay) of polysilicon TF
剩余内容已隐藏，支付完成后下载完整资料
译文
一种用于不锈钢箔片上的闪存模数转换器
摘 要
为了努力提高柔性衬底上大面积数字和混合信号系统的集成水平，我们设计并成功地在不锈钢箔衬底上制作并表征了3位闪存模数转换器。高质量的激光结晶多晶硅薄膜晶体管(TFT)以及经过精心设计的比较器电路，使得在不锈钢箔衬底上开发最大采样率为3 Ms/s的高性能闪存模数转换器成为可能。将积分和微分非线性提取到小于或等于0.25最小有效位(LSB)，这使得在保持相同的设计结构和工作电压的情况下，可以将比特数增加到5位。同样的3位设计也可以与3位数模转换器一起使用，在两步闪存模数转换结构中实现6位转换器。
关键词: TFT；多晶硅钢箔；柔性电路；模拟数字转换器
1、介绍
在过去的十年中，对柔性基体上的大面积电子器件的关注急剧增加。由于物理和机械限制不允许使用刚性底物，机械柔性电子技术有潜力实现新的应用。这些应用对设备性能要求相对宽松。然而，一个更大程度的系统集成，包括控制和处理电路在一个单一的衬底，需要结合高性能数字和模拟电路。更高的集成度将通过减少外部连接来增加系统产量，并大大降低制造成本，最重要的是，它将大大降低系统的物理尺寸和重量[1,2]。
在非传统衬底上使用多晶硅TFT的这种电路的设计带来了在设计标准集成电路[3，4]时通常不会遇到的挑战。这些因素大部分可以分为两组：(1)TFT性能限制，如扭结效应或器件特性匹配差(阈值、移动性等)；(2)大型柔性衬底带来的限制。由于尺寸不稳定，特征尺寸大，产率不佳。这些元件必须在电气设计阶段以及电路的物理布局中考虑。
此外，这些因素对柔性电子器件性能和可靠性的影响更明显的是模拟电路而不是数字电路。因此，对于任何基于多晶硅的应用特定集成电路(ASIC)或基于柔性基体的基体系统的驱动电子学，都是一个很大的兴趣，它将以数字方式而不是模拟方式来设计和实现。为了在金属箔上实现完全集成的数字驱动或处理系统，我们已经开始设计和实现高性能模拟数字转换器，以提供从外部模拟世界到车载数字系统所需的桥梁。
模拟数字转换本质上是一个缓慢的过程，它依赖于对各种电路块的转换方案，如数字到模拟转换器(ADC)、放大器、计数器等，以便设计和集合。对这些电路块性能的任何不精确都会严重影响ADC的准确性。逐次逼近ADC[5]就是这样的结构，其可靠性和准确性直接关系到内部数模转换器(DAC)的性能。集成ADC由于其优越的分辨率，广泛应用于集成电路的开发;然而，它的转化率比其他ADC结构慢得多，对内部电容、电阻器以及内部计数器的时钟频率都有影响，影响了ADC结构的线性度。流水线ADC[6]由于其吞吐量高，也受到了相当大的关注，但是在第一阶段的一个小错误，通过转换器传播，会导致一个更大的错误。因此，需要相当大的努力来提高早期阶段的准确性。过量采样ADC(如RD ADC[7])由于其优越的噪声成形能力，使噪声的功率从信号的带宽中获得，从而获得较高的分辨率，因此也引起了极大的兴趣。对RD变换器的主要关注是其输出是调频脉冲序列，需要将其转换为使用信号处理单元的二进制代码。Flash ADC也是应用中最常用的转换器之一，它的比特数小于或等于8位，在所有ADC结构中，它的转换速度最快[8]。这是因为多晶硅TFT电路比单晶MOSFET相比要慢得多;这部分是由于多晶硅TFT的电子和空穴迁移率较低(电流驱动能力较低)以及器件通道电阻较大(RC延迟较大)所致。因此FLASH ADC结构在这种情况下是首选的候选者，因为它补偿了较慢的多晶硅TFT响应时间。Flash ADC还利用了一个简单的转换方案，其中包括一个电阻阶梯，比较器和一个解码器。如图1所示，利用电阻阶梯将基准电压平均分配到比较器单元的几个阶段，从而将变换器的精度直接关系到电阻阶梯的电阻匹配上。这是多晶硅TFT系统通常提供相对较大的电源电压(gt; 10v)，以克服多晶硅TFTs的大通道电阻的影响，同时也实现了较大的信号摆动。因此，通过合理的电阻匹配(不超过10%的公差)，flash ADC的分辨率也应该令人满意。除了电阻匹配外，比较器单元的识别电平也直接影响到ADC的精度，因此比较器电路也需要仔细设计。除了简单的电阻梯和比较器单元外，没有其他对闪存ADC性能有显著影响的元件。
图1所示：一个3位flash ADC的框图和基于norbase的解码器的示意图。
图2所示：比较器:(a)电路原理图和TFT几何图形;(b)在0.5 V、1.5 V、2.5 V......9.5V的多个参考电压下传输特性;(c)参考电压0.5 V时的最大辨别水平。在(b)和(c)的情况下，用虚线表示参考电压(VRef)，用实线和虚线分别表示输出、输入电压(Vin)。
2、设计和仿真
本工作改进了现有的flash ADC结构，利用多晶硅TFT资产，同时遵循多晶硅电路开发在柔性不锈钢箔上的设计和制造参数。目标3位闪光ADC的框图如图1所示。参考电压在串联等尺寸电阻之间分配(R = 1kx)。每级的参考电压提供该级比较器的负输入。当模拟输入信号超过该级的参考电压，比较器就会改变它的输出状态(从0到1)，然后由比较器级的输出产生的温度计代码将通过非基于NOR的数字解码器转换为二进制格式。解码器的原理图也如图1所示。如前所述，ADC的精度除了依赖于比较器线性度外，还与串联电阻器的匹配程度有关。我们曾尝试用电阻梯子使用激光结晶多晶硅技术开发3位和5位轨到轨数字模拟转换器(DAC)[9],并具有很强的线性度。电阻匹配良好(R = 1kXplusmn;50 X)。因此，我们加入了由n型,非硅化多晶硅活性材料制成的相同的电阻元件，放大flash ADC的电阻梯。
利用激光结晶多晶硅技术进行柔性电子应用的设计面临的主要挑战之一是主要的TFT参数失配，部分原因是活性膜多晶硅结构的变化;这是由于大的柔性衬底造成的局限性。
在这样的变化下，模拟电路的整体性能和线性度会大大降低。flash ADC的精度直接取决于比较器级性能。因此，比较器的设计和物理布局都需要特别注意。比较器的电路原理图如图2a所示。比较器的第一个阶段由一个简单的微分对组成。在这个阶段(大约50 lm宽)，扩大器件的目标是平均晶界的影响，从而提高均匀性。在近距离的物理距离内，对设备进行定位，如(M1, M2，M3, M4)等，对于保持晶体管匹配和提高线性度也非常重要。在此基础上，可以简单地将一个差分对作为一个比较器，但是输出的非线性、量化误差和静态功耗都很高。将判决电路作为第二阶段，提高了比较器对mV级信号的判别能力[10];这个阶段将第一级的差动输出电流转换成差动电压电平，作为输出缓冲器的电路是自偏微分放大器[11]。将逆变器添加到输出中作为额外的增益级，并从自偏微分放大器分离负载电容。
采用Aim-Spice软件包和激光结晶多晶硅TFT模型模拟了比较器的性能。TFT通道宽度和长度被仔细的大小和标记在图2a。字母“W”和“L”分别代表TFT通道的宽度和长度;他们的索引，指向显示其通道宽度或长度的某个设备。在多个参考电压下，比较器的传递特性如图2b所示。如图2 2c所示，在参考电压和供电电压分别为0.5 V和12 V的情况下，提取出最大的分辨等级为100 mV左右。随着输入信号的增加，识别水平趋于下降。最小可检测信号电平也随着供电电压的增加而降低，这部分是由于差分级偏置电压的降低。这种比较器电路的可靠的精度水平使得它适合用于不锈钢箔上的flash ADC开发。
图3所示。n通道和p通道激光结晶多晶硅tft的传输特性，其通道宽度为16 lm，各通道长度。表是TFTs的平均参数，横断面视图显示其材料的结构堆栈。
3、制造
ADC采用150毫米柔性不锈钢304型衬底，厚度为100 lm。测定了钢箔的平均表面粗糙度(Ra)约为3 nm。电采用等离子体增强化学气相沉积(PECVD)系统，将3lm SiO 2钝化层分别隔离和机械平衡于硅片两侧。半导体活性层由50纳米的多晶硅薄膜组成，首先沉积在非晶相的PECVD，然后用连续横向凝固(SLS)Te进行激光结晶[9]。SLS法测定了具有高质量显微结构的细长多晶硅颗粒。用PECVD系统在300℃中沉积了110 nm SiO2层，作为栅极电介质。PECVD工艺采用硅烷、氦和氧化亚氮化学，流速分别为120、2000和700 sccm。等离子体激发频率为13.56MHz，沉积功率为400 W，压力为1 Torr。然后用磷光沉积了厚度为200 nm的多晶硅层，并对n型多晶硅层进行了掺杂。然后，在1 1016 cm 2的剂量下，用磷离子注入离子注入一个200纳米厚的多晶硅层。然后，这个n多晶硅层被图案和干蚀刻形成栅极电极。n-通道TFTs的暴露源和排泄区在2 1015 cm 2的剂量下植入磷，而p通道TFTs则以1 1015 cm 2的剂量注入硼。在氮气环境下，在650℃下进行了掺杂剂活化退火;这是最高的加工温度。然后，先沉积10纳米镍，然后在真空中将基体在400℃处退火，然后进行硅化处理。为了减少接触电阻，降低其耐张性，在源、漏极和聚栅电极上进行硅化处理。在硅化后，用PECVD系统沉积了800纳米厚的二氧化硅，作为设备的钝化层，其次是接触孔的定义和湿蚀刻。钝化氧化物沉积条件与栅极电介质相同，但硅烷流量增加到480 sccm以提高沉积速率。最后的金属化层,由1.1 lm铝/镍组成,经升程后形成图案。TFT制造过程完成后金属化退火(PMA)在350℃,紧随其后的是等离子体加氢退火在300℃。图3描述了n通道和p通道tft及其平均参数；在所有扫描栅极到源电压(vgs从10伏到源电压)时，计算栅电流的平均值。p通道为5V，n通道为5V~10V，p通道为0.1V，n通道为0.1V。
4、TFT在不锈钢箔上
与柔性平台上的设备相比，玻璃、石英或硅等刚性基体上的多晶硅TFT器件通常具有更好的性能。这在一定程度上是因为，作为柔性衬底的普通材料不能承受达到高性能多晶硅TFTs所需的高温处理温度。处理步骤如栅介电沉积和活化退火，需要高温来获得高质量的栅极介电和低串联、低接触电阻。采用高温度同时沉积栅极电介质不仅提高了栅极氧化物的质量，而且与加氢工艺相结合，目的是降低栅极氧化物/多晶硅界面的缺陷水平。这种高质量的界面和栅极氧化物结合低缺陷密度、大晶粒尺寸、SLS结晶多晶硅活性材料，使TFT结构相当稳定。在柔性衬底材料中，金属箔有耐高温的优点。虽然金属箔允许使用高加工温度，但它们的热膨胀系数（CTE）与薄膜材料的主要区别必须加以避免或以其他方式加以区别。它可能会导致薄膜中严重的失调和/或应力积累，降低成品率，降低器件性能。基板的灵活性也使得处理和利用这种常规处理的底物相当困难，而且可能造成严重的困难(即光刻图案REI)。
图4.在不锈钢箔上，n型TFT的沟道宽度为16 lm，沟道长度为4 lm时，由于偏压引起的参数变化(VGS=10V，VDS=5V)。
因此，在处理柔性衬底时必须格外小心。衬底表面的平整度也是提供TFT制造的平面平台和防止短路的必要条件。这对于导电衬底材料如钢箔来说尤其重要。当涉及到柔性衬底上的TFT的质量时，目标往往是将设备性能提升到类似于刚性衬底上的几何相同的TFT的水平。这实际上是一项相当艰巨的任务，需要大量的实验和各种衬底材料来管理最佳的表面质量和CTE兼容性，严格的检验和差异作为隔离和阻隔涂层的钝化材料，防止了外扩散和短路问题，并仔细地确定了薄膜的沉积条件和参数，控制压力积累[12]。
在本研究过程中使用的镜面不锈钢304型，证明与涂覆在其两侧3 lm厚的无变形或裂缝二氧化硅是相当兼容的。栅介质沉积工艺温度提高到300℃，源漏活化退火温度提高到650℃。镍硅化除高温活化退火外，使源、漏接触电阻降低到lt;50X/接触孔(4lm4lm接触孔面积)和高温。CVD沉积的栅氧化层具有良好的界面质量(随着加氢性能的进一步提高)，获得了相对稳定的TFT器件，阈值滞后小于0.15 V。通过一系列偏压应力试验，进一步研究了TFT装置在钢箔上的稳定性，结果如图4所示。大多数tft参数都是突然发生的。在应力时间的早期100-200 s，其值的变化主要是由于浅层界面圈闭造成的。当某些参数的变化量，如亚阈值斜率几乎可以忽略不计时(小于压力前值的3%)。在超过600 s的应力时间后，大部分参数趋于稳定在一定的值上。
我们的实验表明，事实上，在柔性金属箔上获得高质量的tft并不是不可能的，只要仔细选择金属箔，其性能就接近于刚性基板上的性能。材料，控制和降低表面粗糙度的水平，使用厚的钝化层与基板相兼容，利用较高的加工温度对某些临界p进行处理。在加工过程中采取非常小心的步骤。通过对不锈钢箔型基片的12个不同部位(模具)的TFT特性和参数的统计测量，证实了这一点。304(无弯曲或机械变形)和石英。这两种样品都是直径为600的晶片(图5)，具有相似的加工条件和制造参数。如第3节所述，在每个地点测量了10个相同几何形状的装置(每个样本总共测量了120个)。并对所有测量结果进行平均，提取标准偏差。表1比较了这两个样本的TFT参数。除漏电流外，其它tft参数均有点相似，但根据标准偏差值，TFT参数的变化似乎更剧烈，从一个站点到另一个站点，对钢铁箔上的TFT来说，这似乎更加激烈。这可能是由于柔性基板的处理和加工方面的问题和困难，这些问题和困难可能导致多晶活性膜的晶体质量发生变化。在光刻过程中沉积薄膜的基色变化和失调。这些问题有可能导致均匀性和产量的大幅度下降。
图5所示：用于测量TFT参数的样品，左边是金属箔片，右边是石英。每个样本由12个相同的设备和电路模具组成。
图6所示：不锈钢箔上3位闪存ADC的光学显微图。
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[467740]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
