STM32F030 系列的电源和复位源外文翻译资料

 2022-03-26 19:15:52

英语原文共 27 页，剩余内容已隐藏，支付完成后下载完整资料

1 STM32F030 系列的电源和复位源

1.1供电方案

电源方案 STM32F030系列的特点是不同的产品与各种供应计划。它包括内部调节器, 以便为核心和数字逻辑提供内部 1.8 V 电源。其包含有多种电源方案: VDD 从2.4 V到3.6 V外接电源的 I/O 和内部 1.8 V 域。通过 VDD 外部提供。 VDDA 从 VDD 到 3.6 V是ADC、复位、块、HSI、HSI14、LSI 和 PLL 的外部模拟电源。VDDA 电压值必须提供始终大于或等于 VDD 的电压值。

图1 供电方案

1.1.1独立的模拟转换器电源转换

为了提高精度和扩大供应的灵活性,模拟领域有独立的电源,可以单独过滤和屏蔽PCB 所产生的噪音。

  • ADC 电压供应输入可在单独的 VDDA 引脚上使用。
  • 在 VSSA 销上提供了独立的供应接地连接。

VDDA 供应可以等于或高于 VDD。这允许 VDD 保持较低的同时仍然提供模拟块的完整性能。当使用单个电源时, 必须将外部 VDDA 连接到 VDD。建议使用外部滤波电路, 以确保无噪音 VDDA。当 VDDA 与 VDD 不同时, VDDA 必须一直高于或等于 VDD。为保证电位和 VDDA 的区别, VDD 在通电/断电模式下,可以在 VDD 和 VDDA 之间使用外部肖特基二极管。有关允许的最大差异, 请参阅数据表。

图2肖特基二极管连接

1.1.2 稳压器

在复位后, 稳压器始终处于启用状态。

它在两种不同的模式下工作: 

  • 主要 (MR) 用于正常的运行模式 (运行)。
  • 低功耗 (LPR) 可在电力需求减少的情况下用于停止模式。

在待机模式下, 调节器处于断电模式。在这种模式下, 稳压器输出为高阻抗, 内核电路断电, 导致零功耗和寄存器和 SRAM 内容丢失。但是, 如果配置了以下功能: 

  • 独立看门狗 (IWDG): IWDG 是通过写入密钥寄存器或硬件选项来启动的。一旦启动, 它就不能停止, 除非复位。
  • 实时时钟 (RTC): 由 RTC 域控制寄存器 (RCC_BDCR) 中的 RTCEN 位配置。
  • 低速内振荡器 (LSI): 由控制/状态寄存器 (RCC_CSR) 中的 LSION 位预先配置。
  • 外部32768 Hz振荡器 (LSE): 由 RTC 域控制寄存器 (RCC_BDCR) 中的 LSEON 位配置。

1.2 复位和电源主管

1.2.1电源复位/断电复位 (POR)

该设备具有集成的电源复位 (POR) 和断电复位 (PDR) 电路, 始终处于活动状态, 并确保在阈值为 2.4 v 的情况下正确操作。当被监视的电源电压低于指定的阈值 (VPOR) 时, 设备仍处于复位模式, 无需外部复位电路。

  • POR只监视 VDD 电源电压。在启动阶段 VDDA 必须先到达, 同时也要大于或等于 VDD。
  • PDR必须监督 VDD 和 VDDA 供应。但是,如果应用程序的设计要确保VDDA 高于或等于 VDD以减少功耗，那么VDDA 电源主管就有可能被禁用 (通过编程一个专用的选项位VDDA_MONITOR )。

有关电源上/断电复位阈值的详细信息, 请参阅数据表中的 '电气特性' 部分。

图3电源重置或电源关闭复位波形。

1.2.2系统复位

系统重置将所有寄存器设置为其重置值, 但时钟控制器 CSR 注册表中的重置

标志和 RTC 域中的寄存器除外。当发生下列事件之一时, 将生成系统重置:

  1. NRST 针脚 (外部复位) 的低电平
  2. 系统窗口监视程序事件 (WWDG 重置)
  3. 独立看门狗事件 (IWDG)
  4. 软件复位 (重置 SW)
  5. 低功耗管理复位
  6. 选项字节加载程序重置
  7. 电源复位

可以通过检查控件/状态寄存器中的标志重置 (RCC_CSR) 来识别复位源。

复位服务例程向量固定在内存映射中的地址0x0000_0004 中。

提供给设备的系统复位信号在 NRST 销上输出。脉冲发生器保证每个内部复位源的最小复位脉冲持续时间为20微秒。在外部复位的情况下, 在 NRST 引脚 确定为低时会生成重置。

图4复位电路简图

软件复位

在 Cortex-M0 应用程序中断和复位控制寄存器中的 SYSRESETREQ 位必须设置为强制在设备上重置软件。有关详细信息, 请参阅 Cortex-M0 技术参考手册。

低功耗模式安全复位

为防止关键应用程序错误输入低功耗模式, 可以使用两个低功耗模式安全重置。如果在选项字节中启用, 则在以下条件中生成重置:

1、进入待机模式: 通过在用户字节中重置 nRST_STDBY 位选项来启用此类型的复位。在这种情况下, 只要成功执行待机模式条目序列, 设备就会重置, 而不是进入待机模式。

2、进入停止模式: 通过在用户字节中重置 nRST_STOP 位选项来启用此类型的复位。在这种情况下, 每当成功执行 Stop 模式条目序列时, 设备将被重置, 而不是进入停止模式。

选项字节加载程序重置

当在 FLASH_CR 寄存器中设置 OBL_LAUNCH (13位) 时, 将生成选项字节加载程序重置。此位通过软件启动选项字节加载。

电源复位

电源重置将所有寄存器设置为其重置值 (RTC 域除外)。当发生下列事件之一时, 将生成电源重置。

1、通电/断电复位 (POR/PDR复位)

2、退出待机模式

RTC 域重置

RTC 域重置只影响 RTC、LSE 和 LSI。当发生下列事件之一时, 将生成该项。

1、软件复位, 通过设置 RTC 域控制寄存器 (RCC_BDCR) 中的 BDRST 位触发。

2、通电/断电复位 (POR/PDR 复位)

2 时钟

不同的时钟源可用于驱动系统时钟 (SYSCLK):

  • HSI 8 MHz RC 振荡器时钟 (高速内部时钟信号)
  • HSE 振荡器时钟 (高速外部时钟信号)
  • PLL 时钟

设备有其他辅助时钟源:

  • 40Hz低速内部 RC (LSI RC ), 驱动独立看门狗, 也可以选择使用从停止/待机模式自动唤醒的 RTC。
  • 32768Hz低速外部晶体 (LSE 晶体), 可选驱动器 RTC HSI 14 MHz RC 振荡器 (HSI14) 专用于 ADC

在不用于优化功耗的情况下, 可以独立地打开或关闭每个时钟源。有关时钟树的说明, 请参阅 RM0360 参考手册。

2.1高速外部时钟信号 (HSE) 时钟

高速外部时钟信号可以从两个可能的时钟源生成:

  • 外部晶体/陶瓷谐振器
  • HSE 用户外部时钟

谐振器和负载电容器必须尽可能靠近振荡器针脚, 以尽量减少失真和启动输出稳定时间。负载电容的值必须根据所选谐振器进行调整。

图5 HSE/ LSE时钟源

外晶体/陶瓷谐振器 ( HSE )

4-32兆赫外部振荡器在主时钟有一个非常准确频率的好处。有关相关硬件配置的详细信息, 请参阅数据表的 “电气特性” 部分。

时钟控制寄存器 (RCC_CR) 中的 HSERDY 标志指示 HSE 振荡器是否稳定。启动时, 时钟不会释放, 直到该位由硬件设置。如果在时钟中断寄存器 (RCC_CIR) 中启用, 则可以生成中断。

使用时钟控制寄存器 (RCC_CR) 中的 HSEON 位可以打开和关闭 HSE 。

HSE 用户外部时钟

在此模式下, 必须提供外部时钟源。它可以有高达32兆赫的频率。通过在控制寄存器时钟 (RCC_CR) 中设置 HSEBYP 和 HSEON 位, 可以选择此模式。根据频率(参考数据表)，外部时钟信号(正方形、窦或三角形)有40% -60%的工作周期(请参阅数据表)，在OSC_OUT 引脚可以使用GPIO时，必须驱动OSC_IN 引脚。见图5。

2.2 LSE时钟

LSH晶体是一个32768 Hz低速外晶体或陶瓷谐振器。它的优点是为时钟日历或其他定时功能提供一个低功耗但高度精确的时钟源到实时时钟 (RTC) 外设。

在 RTC 域控制寄存器 (RCC_BDCR) 中使用 LSEON 位打开和关闭LSH晶体。在运行时, 可以使用 RTC域控制寄存器 (RCC_BDCR) 中的 LSEDRV [1:0] 位来更改晶体振荡器的驱动强度, 以便在一侧的健壮性和短启动时间之间获得最佳的折衷, 使另一端的功耗降低。

RTC 域控制寄存器 (RCC_BDCR) 中的 LSERDY 标志指示LSE晶体是否稳定。在启动时,除非这个位由硬件设置，否则LSH晶体时钟输出信号不会被释放。如果在时钟中断寄存器 (RCC_CIR) 中启用, 则可以生成中断。

外部源（LSH）

在此模式下, 必须提供外部时钟源。它可以有高达1兆赫的频率。通过在 RTC 域控制寄存器 (RCC_BDCR) 中设置 LSEBYP 和 LSEON 位, 可以选择此模式。外部时钟信号 (正方形, 窦或三角形) 必须驱动 OSC32_IN 引脚, 而 OSC32_OUT 引脚可以用作 GPIO。

2.3 HSI时钟

HSI 时钟信号是由内部的 8 MHz RC 振荡器产生的, 可以直接用作系统时钟或除以2作为 PLL 输入。HSI RC 振荡器的优点是提供低成本的时钟源 (没有外部组件)。它与HSE 晶体振荡器相比也有一个较快的启动时间。然而, 即使有了校准, 频率依然没有外部晶体或陶瓷谐振器振荡器准确。

校准

由于制造过程的变化, RC 振荡器的频率可能因芯片而异, 因此, 可以将 HSI 时钟路由到 MCO 复用器, 然后将时钟输入到定时器, 允许14用户校准振荡器。

2.4 LSI时钟

LSI RC 作为一个低功耗时钟源, 可在独立看门狗 (IWDG) 和 RTC 的停止和待机模式下运行。时钟频率大约40Hz (在30Hz和60Hz之间)。有关详细信息, 请参阅数据表的 “电气特性” 部分。

2.5 ADC时钟

ADC 时钟要么是专用的 14 MHz RC 振荡器 (HSI14), 要么是 PCLK 除以2或4。当 ADC 时钟从 PCLK 派生时, 它与 PCLK 处于相反的相位。14 MHz RC 振荡器可以由软件配置, 要么是打开/关闭 (自动关闭模式) 的 ADC 接口，要么是始终启用。

2.6时钟安全系统（CSS）

时钟安全系统可以由软件激活。在这种情况下, 时钟检测器在 HSE 振荡器启动延迟后启用, 在该振荡器停止时禁用。

  • 如果在 HSE 振荡器时钟上检测到故障, 则自动禁用振荡器

- 将时钟故障事件发送到高级控制计时器 TIM1 和 TIM15 的中断输入, TIM16 TIM17 一般用途定时器。

- 生成一个中断, 通知软件有关故障 (时钟安全系统中断 CSSI), 允许 MCU 执行恢复操作。

- CSSI 与Cortexreg;-M0 NMI (非屏蔽中断) 异常向量相连。

  • 如果 HSE 振荡器直接或间接地用作系统时钟 (间接意味着它被用作锁相环输入时钟, 而 PLL 时钟用作系统时钟), 则检测到的故障会导致系统时钟切换到 HSI 振荡器同时取消选中外部 HSE 振荡器。如果 HSE 振荡器时钟 (不管有没有除法运算) 是锁相环时钟的输入, 当故障发生时用作系统时, 锁相环也被禁用。

有关详细信息, 请参阅意法半导体网站 www.st.com 提供的 RM0360 参考手册。

3 启动配置

在 STM32F030 中,可以通过 BOOT0 引脚和 nBOOT1 选项位选择三种不同的启动模式,见表2。

启动方式选择

启动模式

混叠

启动1

启动0

X

0

主闪存

主闪存被选择为引导空间

0

1

系统内存

全文共7494字，剩余内容已隐藏，支付完成后下载完整资料

资料编号：[15257]，资料为PDF文档或Word文档，PDF文档可免费转换为Word

原文和译文剩余内容已隐藏，您需要先支付 30元 才能查看原文和译文全部内容！立即支付

以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。

您可能感兴趣的文章