Ultra-high Speed and Dual-Channel Data Acquisition Card with GSPS Based on PXI Bus
Pengyun Zhang ;Henan Guo
1. School of Information Technology, Hebei University of Economics and Business, Shjiazhuang, Hebei, 050061, China
2. School of Public Administration, Hebei University of amp;apos;Economics and Business, Shijiazhuang, Hebei, 050061, China
Abstract: This paper discusses the chief techniques and design principles of an ultra-high speed and dual-channel data acquisition card based on PXI bus, using FPGA (Field Programmable Gate Array) as logic controller cell. The instrument consists of pre-pro- cess ciruit, A/D converter, SDRAM (Synchronous Dynamic random access memory), and control circuit integrated in FPGA. It can achieve allowing up to 1000MHz rea-time sampling rate. The test result indicates that the system works normally and the system design is sucessul.
Keywords: High-speed data acquisition; Virtual Instrument; PXI Bus; A/D converter; FPGA
*Corresponding Author: Pengyun Zhang. Postal address: Hebei University of Economics and Business, No. 47, Xuefu Road, Xinhua District, Shijiazhuang, Hebei, China. E-mail: 28705703 1@qq com
DOI: http://dx.doi.org/10.26549/met.v2l.753
1.Introduction
With the development of science and technology,various data acquisition systems have been ap- plied more and more widely, At the same time,various technical indicators such as sampling rate, reso- lution, linearity, accuracy, input range, control method, and anti-jamming capability and so on, are also available. Higher and higher requirements are put forward; espe- cially the accuracy and sampling rate are important issues that users and designers pay attention to. As a result, high- speed and ultra-high-speed data acquisition systems have emerged and have been rapidly developed.
The 1GSPS ultra-fast dual-channel data acquisition card is a virtual instrument based on PXI bus. It is de- veloped on the basis of the development of a type of radar intelligent diagnostie system. The acquisition card completes real-time data acquisition with a sampling rate of 1000 MS/s, Simultaneously, the card has 128 MB of SDRAM and can record data in real time at 100 MHz/s. It uses PXI bus and computer interface, through the soft- ware driver to read data into the memory in the form of data blocks to complete the data processing and display functions. The acquisition card has the characteristics of strong data throughput, good real-time performance, com- pact structure, low power consumption, high reliability and strong funetions.
2. Overall Structure of the Acquisition Card
The overall structure of the ultra-high-speed dual-channel data acquisition card is shown in Figure 1. It consists of a preprocessing circuit, A/D conversion circuit, SDRAM, high-frequency clock and timing generation circuit, and a Nios I CPU and PXI interface controller integrated in the FPGA chip. , SDRAM controller composition. The range of the amplitude of the input signal may vary greatly, and the function of the preprocessing circuit is to amplify or attenuate the conditioning to adapt it to the input require- ments of the A/D converter. The A/D conversion circuit is responsible for converting the analog quantity into a digital quantity, and the converted digital quantity signal is sequentially written into the SDRAM under the control of the SDRAM controller. The two signals of the acqui- sition card share a set of A/D conversion circuits, so a high-speed dual selector is added in front of the A/D con- version circuit, and the data acquisition of the two signals is completed through fast switching. The PXI interface controller here is implemented by embedding the PXI soft core (IP Core) into the FPGA chip, conforming to the PXI local bus specification, enabling complete PXI interface functions and achieving basic transfer requirements. The entire acquisition card is in an orderly manner under the control of a highly stable clock generated by a high-fre- queney clock generator.
Figure 1.The Overall Structure of Acquisition Card
3. Circuit Design and Realization of the Acquisition Card
3.1 Pre-processing Circuit and A/D Converter
The core of the data acquisition circuit is the A/D convert- er, while the input signal range allowed by the high-speed A/D chip is generally fixed (for example, -0.5 to 0.5 V). The preprocessing circuit consists of a resistance. capaci- tance attenuation network, an impedance transform, and a . master. Amplification, offset adjustment and drive ampli- fication are shown in Fig. 2. Its function is to attenuate or amplify the input signal to the allowable range of the A/ D chip. Here the attenuation network is completed by the FPGA control relay. At the same time, increase the input impedance to reduce the impact on the signal. The main amplifier uses the AD8056 wideband operational ampli- fier. The main characteristic of this chip is the 300MHz bandwidth (-3dB Bandwidth, G= 1). The resistance-ca- pacitance matching network in the actual circuit also includes an AD8056, which is mainly used as a follower to perform isolation. The driving amplifier circuit uses the AD8138 from AD Company as the input driver and signal level converter of the A/D converter. The de shift level is output by the DAC and is programmed by the computer.
Figure2.Pre-process Circuit Structure
The A/D converter completes the analog/digital con- version of the electrical signal. In order to achieve a sampling rate of 1000 MS/S, the AD9054A chip with the highest sampling rate of 135 MS/S is used here. Its ac- curacy is 8bit and the analog input bandwidth is 2.2GHz. The AD9054A is designed to integrate many peripheral circuits such as sample and hold and referen
剩余内容已隐藏，支付完成后下载完整资料
基于 PXI 总线的 1GSPS 超高速双通道数据采集卡
1.河北经贸大学信息技术学院，河北市施家庄，05061，中国
2.河北市经济与商业大学公共行政学院，河北石家庄，05061
文摘：本文讨论了以 FPGA（现场可编程门阵列）为逻辑控制器单元的基于 PXI 总线的超高速双通道数据采集卡的主要技术和设计原理。该仪器由预端电路、A/D 转换器、SDRAM（同步动态随机存取存储器）和集成在 FPGA 中的控制电路组成。它可以实现高达 1000 MHz 实时采样率。测试结果表明，系统工作正常，系统设计成功。
关键词：高速数据采集；虚拟仪器；PXI 总线；A/D 转换器；FPGA
*对应作者：张鹏云。邮政地址：河北经济商业大学，编号中国河北市石家庄新华区雪府路 47 号。电子邮件：287057031@qq .com
1.导言
随着科学技术的发展，各种数据采集系统的应用越来越广泛，同时还提供了采样率、解决方案、线性度、准确性、输入范围、控制方法和抗干扰能力等各种技术指标。提出更高的要求；准确性和采样率是用户和设计师关注的重要问题。因此，高速和超高速数据采集系统已经出现并迅速开发。
1GSPS 超快双通道数据采集卡是基于 PXI 总线的虚拟仪器。在开发一种雷达智能诊断系统的基础上，进行了开发。??采集卡以 1000 MS/s 的采样率完成实时数据采集，同时，该卡具有 128 MB SDRAM，可以以 100 MHz/s 实时记录数据。它使用 PXI 总线和计算机接口，通过软件驱动程序以数据块的形式将数据读取到内存中，以完成数据处理和显示功能。采集卡具有数据吞吐量强、实时性能好、通信协议结构、功耗低、可靠性高和功能强的特点。
2.采购卡的总体结构
超高速双通道数据采集卡的整体结构如图 1 所示。它由预处理电路、A/D 转换电路、SDRAM、高频时钟和定时生成电路以及集成在 FPGA 芯片中的 Nios I CPU 和 PXI 接口控制器组成。输入信号振幅的范围可能差异很大，预处理电路的功能是放大或衰减调理，使其适应 A/D 转换器的输入要求。A/D 转换电路负责将模拟量转换为数字量，转换的数字量信号在 SDRAM 控制器的控制下按顺序写入 SDRAM。获取卡的两个信号共享一套 A/D 转换电路，因此在 A/D 锥形电路前面添加了高速双选择器，并通过快速切换完成两个信号的数据采集。这里的 PXI 接口控制器是通过将 PXI 软核（IP Core）嵌入 FPGA 芯片实现的，符合 PXI 本地总线规范，实现完整的 PXI 接口功能并满足基本传输要求。整个采集卡在高频率格尼时钟发生器产生的高度稳定的时钟的控制下有序。
图 1采购卡的总体结构
3.购买卡的电路设计和实现情况
3.1 预处理电路和 A/D 转换器
数据采集电路的核心是 A/D 转换-er，而高速 A/D 芯片允许的输入信号范围通常是固定的（例如 -0.5 到 0.5 V）。预处理电路由电阻卡帕西斯衰减网络、阻抗变换和主机组成。放大、偏移调整和驱动放大器裂化如图所示。2.其功能是将输入信号衰减或放大到 A/D 芯片的允许范围。在这里，衰减网络由 FPGA 控制继电器完成。同时，增加输入阻抗，以减少对信号的影响。主放大器使用 AD8056 宽带运算放大器。该芯片的主要特点是 300 MHz 带宽（-3dB 带宽，G= 1）。实际电路中的电阻-ca-刺激匹配网络还包括 AD8056，主要用于作为跟踪器进行隔离。驱动放大器电路使用 AD 公司的 AD8138 作为 A/D 转换器的输入驱动程序和信号电平转换器。换位电平由 DAC 输出，并由计算机编程。
图 2预处理电路结构
A/D 转换器完成模拟/数字通信版本的电信号。为了实现 1000 MS/S 的采样率，这里使用 AD9054A 芯片，采样率最高为 135 MS/S。它的 ac-curacy 为 8 位，模拟输入带宽为 2.2GHz。AD9054A 旨在将许多外围电路，如采样、保持和参考电压电路集成到芯片中，这极大地方便了用户的使用。AD9054A 的输出都基于 PECL 逻辑，该逻辑提供了三种替代操作模式。一个 AD9054A 包含两个 PECL 输出，每个输出振幅范围为 1 V 峰值（p-p），单个 3.0 V 电源（2.7 V 至 3.6 V），以及两个互补格式或偏移二进制（偏移）用于垫[1] 的输出数据格式。在这里，八个采样率为 125 MS/S 的 AD9054A 芯片用于形成 1000 MS/S 的采样电路。并行的 A/D 采样原理图如图 3 所示。
3.2高频时钟时序产生电路设计与实现
数据采集卡采用8个AD9054A，共8个a/D转换器，采样时钟发送到每个通道，采样频率为125MHz，相位差为45，使它们在同一时间对同一输入信号进行数字采样，拼接在一起达到1000MS 1s的采样率。该采集卡的关键技术之一是高频时钟和定时产生电路的设计。采样电路时钟（编码）信号为PECL电平。对于高速时钟电路，孔径抖动是一个重要的问题。选择时钟源的一个非常重要的指标。抖动是指时钟边缘本身不稳定，在一定范围内抖动，时钟边缘的抖动会带来采样点的不确定性，采样信号的频率越高误差越大，采用FPGA内部锁相环将输入时钟倍增，产生A/D采样时钟。该设计采用了quartusii库中的altpll（锁相环）巨函数进行设计。最后，A/D采样时钟通过引脚以相等的相位间隔输出。时序如图4所示，clk0到clk7处于45个相位角。
图4采样时钟时序图
3.3 SDRAM控制器
SDRAM具有存储容量大、速度快等特点，广泛应用于计算机存储模块中。SDRAM控制器的作用是以100MHz/s的速率将A/D芯片输出的8通道数据正确地写入模块上的存储器中。它还负责正确读取存储的数据并将其发送到PXI控制器，然后发送到计算机存储器，计算机存储器也负责SDRAM刷新。该采集卡设计的SDRAM控制器基于Altera公司的SDRAM控制器（IP核），并根据项目的具体应用进行了修改。其内部结构包括中央控制模块、初始化模块、刷新模块、地址生成模块和数据块管理5个模块。中央控制模块控制SDRAM的各种操作模式，其值可通过接口进行配置。它还负责仲裁用户读写请求信号、初始化请求和刷新请求。仲裁结果产生了SDRAM的各种操作指令。地址生成模块和数据块管理模块分别负责SDRAM存储单元的寻址和数据块的输入输出管理。在FPGA芯片上用Verilog-HDL语言编写了实际电路中的SDRAM控制器，并利用Model Sim仿真工具进行了功能仿真。此外，图5显示了其内部结构的框图。
图5.SDRSM控制器的内部结构
3.4触发通道的设计
触发电路是信号采集系统的重要功能电路。其基本功能是提供一个稳定的触发相位点，作为水平扫描时基的时间基准零点，使波形在显示屏上稳定显示。采集卡用于实现与被测信号相关联的触发脉冲信号周期，以控制ADC数据采集。触发电路的核心部件是高速电平比较器。该采集卡采用AD96685芯片。触发电路如图6所示。触发电平信号叠加源信号低频分量的比较电平，Ref是参考电位，触发源信号是被触发的源信号。通过改变触发电平信号的电平，调整触发电平。一对ECL差分时钟 TrigP 和TrigNP经AD96685比较后输出，经电平转换后在FPGA中转换为触发器
图6触发电路
3.5 PXI总线接口电路
PXI（PCI仪器扩展）是PCI在仪器领域的扩展。它将Compact PCI规范中定义的PCI总线技术开发为适用于测试、测量和数据采集环境的机械、电气和软件规范，从而产生了新的虚拟仪器体系结构5！。为了开发自主的PXI接口，节省资源，增强系统灵活性，该采集卡采用SOPC技术，充分利用z-es FPGA实现PXI接口的设计，并根据需要优化功能接口的设计，将逻辑和PXI接口逻辑集成到同一芯片中，从而完全节省了系统的逻辑资源。采集卡选用的FPGA是Altera公司的EP-3C16Q240C8N芯片，拥有15408个逻辑单元、504Kb的嵌入式RAM、4个内部锁相环和56个乘法器。芯片的I/O支持大量不同的单芯片。-终端接口和差分数据接口，为用户提供160个I/O端口，完全可以满足PXI总线操作对资源的要求。
4结论
介绍了一种基于PXI总线的1GSPS超高速双通道数据采集卡系统。该采集卡已成功应用于某型雷达智能诊断系统中。实际测试结果表明，系统工作正常，各项指标均符合预期值。采集卡采用FPGA芯片和SOPC（system-on-a-programmable-chip）技术，大大简化了电路设计，降低了成本。它可以应用于雷达、通信、测量、多媒体等领域，具有广阔的应用前景。
本文作者的创新之处在于：提出了基于SOPC的多体交叉并行高速数据采集卡体系结构，用低速度、低成本的模数转换器件实现了1GSPS高速数据采集的目标。深入研究这项技术，对推动我国数字信息处理新技术的快速发展具有重要意义，对提高通信、测控、气象、军事装备等信息化水平具有积极作用。
工具书类
[1] 模拟线路，AD9054芯片参数电子文档，pdf[EB/OL]，http://wow.con。（中文）
[2] 杨晓军、陈曦、张庆民，时钟抖动对ADC变换性能影响的仿真研究[J]，中国科技大学学报，2005（I）：20-24。（中文）
[3] Altera公司SDRAM控制器（IP核心）用户手册。
[4] 徐广辉，程东旭，黄汝等，基于FPGA的嵌入式开发与应用[M]，北京，电子工业出版社，2006。（中文）
[5] 刘佳、周福达，基于PXI的多路数据采集系统[J]，电子测量技术，2006，10:129-134。（中文）
附录B 外文原文
Ultra-high Speed and Dual-Channel Data Acquisition Card with 1GSPS Based on PXI Bus
Pengyun Zhang ;Henan Guo
1. School of Information Technology, Hebei University of Economics and Business, Shjiazhuang, Hebei, 050061, China
2. School of Public Administration, Hebei University of amp;apos;Economics and Business, Shijiazhuang, Hebei, 050061, China
Abstract: This paper discusses the chief techniques and design principles of an ultra-high speed and dual-channel data acquisition card based on PXI bus, using FPGA (Field Programmable Gate Array) as logic controller cell. The instrument consists of pre-pro- ce
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[407547]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
