英语原文共 14 页，剩余内容已隐藏，支付完成后下载完整资料
用于SiC器件快速开关和串扰抑制的智能栅极驱动器
摘要：本文介绍了一种用于碳化硅（SiC）器件的智能栅极驱动器，以充分利用其在相脚配置中的高开关速度能力。基于SiC器件的固有特性，引入由两个具有两个二极管的辅助晶体管组成的栅极辅助电路，以在不同切换瞬变期间主动控制两个器件的栅极电压和栅极环路阻抗。与传统的栅极驱动器相比，所提出的电路具有加快相位支路功率器件的开关速度并将串扰抑制到低于器件限制的能力。基于Wolfspeed 1200-V碳化硅MOSFET，测试结果证明了这种智能门驱动器在各种工作条件下的有效性。更重要的是，所提出的智能门辅助电路被嵌入到门驱动集成电路中，为最终用户提供简单，紧凑和可靠的解决方案，以最大限度地发挥SiC器件在实际电力电子应用中的优势。
关键词：串扰抑制，快速开关，门驱动IC，智能栅极驱动（IGD），相脚配置，碳化硅（SiC）。
Ⅰ.介绍
碳化硅（SiC）功率器件由于与传统硅（Si）相比具有很高的开关速度，这在降低开关损耗，缩短相位支路死区时间以及提高开关频率方面起着关键作用。 所有这些都有利于高功率效率，质量和密度[1]-[5]。作为功率器件与逻辑电平控制信号之间的接口的栅极驱动器极大地影响了SiC器件的开关行为。 图1描绘了由多个SiC功率器件制造商推荐的传统栅极驱动（CGD）[6]，[7]。CGD运作时具有固定的栅极电压和电阻，必须将其设计为适应开关行为（如开关速度，开关损耗，串扰抑制和开关应力）之间的折衷。为了充分利用SiC器件在实际转换器中的高开关速度能力，栅极驱动电路应设计为在基于SiC器件固有特性的不同开关瞬变期间在相脚配置中为下部和上部SiC器件提供最佳服务。
在导通和关断瞬态期间，SiC开关行为可以分为四个子区间：开关延迟子区间，电流换流子区间（即di/dt瞬态），电压换向子区间（即dv/dt瞬态），以及最后随后的振铃子区间。其中，di/dt，dv/dt和振铃子区间对开关速度，开关损耗和开关应力有重要影响[8]。具体而言，在导通瞬态期间，即使考虑到器件内部反并联二极管的高di/dt感应反向恢复，SiC器件的优异反向恢复特性也会导致可忽略的反向恢复损耗[6]，[7]。此外，由于SiC器件的芯片尺寸较小，因此与Si器件相比，适度的跨导和较大的内部栅极电阻也限制了di/dt [6]，[7]。 因此，与用于Si功率器件的有源栅极驱动器的设计标准不同，用于SiC器件的快速栅极驱动器不再需要限制开关器件di/dt [9]，[10]。然而，考虑到阈值电压低和内部栅极电阻较大，高dv/dt引起的串扰对SiC器件至关重要[11]-[13]。因此，SiC器件的栅极驱动应具有抑制串扰的能力; 否则，必须牺牲碳化硅的开关速度以避免由串扰引起的直通故障的潜在危险[11]。在由于负极性允许的最大栅极电压低而导致的关断瞬态期间，由串扰触发的伪栅极电压容易超过SiC器件的栅极额定电压。因此，类似于导通瞬态，关断瞬态期间的串扰抑制对于栅极驱动设计[11]是必需的。
除开关速度和串扰外，开关应力，特别是开关瞬态过电压，是快速开关SiC器件必须考虑的另一个关键因素。图2显示了工作在600V/10-A，栅极电阻为0Omega;的Wolfspeed 1200-V/20-A SiC MOSFET的测量开关波形。显然，导通瞬态期间的过压和振铃与关断瞬态期间的过压和振铃相比更加严重。因此，SiC栅极驱动器最好能够分别在导通和关断瞬态期间调整驱动能力。
先前报道的工作已经提出了用于Si和SiC器件的多个有源栅极驱动器。 一般来说，主要策略包括控制栅极电压，栅极电流和栅极环路阻抗[9]，[10]，[12]-[31]。为了实现动态门控制，需要基于电子组件（例如，数字门驱动单元嵌入式可编程电压/电流源[14]，门充电器/放电器分支[10]）和/或光学方法来设计专用门辅助电路（例如，具有可调导通电阻能力的光学触发功率晶体管[15]-[18]）。
然而，大多数先前的有源栅极驱动器着重于di/dt和/或dv/dt控制。为了在不同的切换子区间期间实现单独的门控制，通常采用利用传感器来识别不同的切换子区间的反馈控制。反馈控制由带有小信号晶体管的高宽带模拟电路[9]，[10]，[21]，[22]或数字方法，例如具有高速高分辨率D/A和A/D转换的现场可编程门阵列[23]，[24]。关于快速切换碳化硅器件，实施有源栅极驱动器具有挑战性。首先，考虑到SiC器件的开关时间短至数十纳秒，反馈控制的传播延迟是一个值得关注的问题，因为它可能具有可比性，甚至比开关时间还长。其次，快速切换总是与寄生振铃有关，因此试图识别不同切换子区间的传感器容易受到干扰，导致不正确的操作。一些研究人员通过电子方法[25]或光学方法[17]，[18]研究了基于SiC的开关转换闭环控制，但开关速度相对较慢。此外，有限的有源栅极驱动器着重于对SiC器件至关重要的串扰抑制。
为了充分利用SiC器件的高速开关性能，一些先前的栅极驱动研究集中在开关速度改进上[12] [13]，而另一些仅考虑由于快速开关引起的串扰抑制[26] - [30]。很少有作品全面研究整体开关性能改进和相应的门极驱动设计标准[31]。 此外，为了实现智能功能，总是需要辅助电路。尽管从最终用户的角度来看，它可能简单地与现有的门驱动电路集成在一起，但由于额外的组件，增加了额外的复杂性以及可靠性问题。因此，除非所有添加都嵌入到集成电路（IC）中，否则这些高级栅极驱动技术的接受和采用是有限的。
本文提出了一种用于快速切换和串扰抑制的IGD，其对SiC器件的超压应力损失较小，并将IGD电路集成到IC中，为终端用户提供简单，紧凑和可靠的解决方案，以最大限度地发挥实际功率电子器件中SiC器件的优势应用。首先，根据SiC器件的固有特性，提出了在开通和关断瞬变期间采用相脚配置的下，上开关栅极驱动的设计标准。其次，根据这一驱动策略，介绍IGD，并介绍其结构和工作原理。第三，提出了一种具有嵌入式IGD电路的基于CMOS的栅极驱动IC。 IC设计技术可轻松实现新增功能，以进一步提高IGD的能力。最后，建立了带有Wolfspeed 1200-V SiC MOSFET的双脉冲测试仪，以证明所提方法的有效性和有效性。
Ⅱ.用于SIC器件的栅极驱动器的设计标准
假设一个桥臂结构中的下部开关处于工作状态，上层器件受到串扰干扰，因此各器件在导通和关断瞬态期间的理想栅极电压和栅极环路阻抗总结如下。
1）对于开关瞬态期间的下开关（即操作设备），栅极电压优选为用于快速导通的最大允许正栅极电压Vgs max（ ）; 在导通瞬变之后，应当将栅极电压控制为正常导通状态栅极电压Vgs导通，以在稳态期间不过度施加功率器件的栅极 - 源极端子。此外，应选择导通瞬态期间较大的栅极电阻Rg，以减轻门极环路和功率环路中的严重振铃。栅极电阻用于调整驱动能力，因为栅极电阻决定了阻尼因子并抑制了栅极环路中的振铃。在关断瞬态期间，栅极电压优选为用于快速关断的最大可允许负栅极电压Vgs max（-）在关断瞬态之后，栅极电压应为0 V，以降低栅极电压应力，并改善即将到来的开启命令的响应。此外，在此瞬变期间，首选栅极电阻为0Omega;，因为在0Omega;栅极电阻的关断瞬态期间相关的寄生振铃和过压是可以接受的。
2）对于下开关导通瞬态期间的上开关（即非工作装置），理想栅极电压是栅极电阻为0Omega;时的最大允许负栅极电压Vgs max（-），以减少正虚假栅极由串扰引起的电压并降低直通的可能性。 在较低开关的关断瞬态期间，0V栅极电压和0Omega;栅极电阻是首选，以便将负寄生栅极电压的峰值降至所需范围内[13]。
在表I中总结了在不同开关状态期间为相位支路配置中的SiC器件提供最佳服务的理想栅极电压和电阻。
Ⅲ.IGD的结构与工作原理
基于上述设计标准，提出了一种快速切换和串扰抑制的IGD，如图3所示。与CGD电路（S1H和S2H或S1L和S2L）相比，两个辅助晶体管（Sa1H和Sa2H或Sa1L和Sa2L）以及两个二极管（Da\和DoH或Da\和DoL）。 图4显示了所提出的门辅助电路的操作过程，如下所述。
子区间1 [t0-t1]：下开关的关闭状态。对于较低的栅极驱动，S2L和辅助晶体管Sa2L导通，并且将较低开关的栅极电压调节为0 V以应对门极电压应力降低以及即将到来的开启命令的快速响应。对于上部栅极驱动，S2H和辅助晶体管Sa1H导通，并且上部开关的栅极电压被控制为V2H以减轻在随后的导通瞬变期间的串扰。
子间隔2 [t1-t2]：下开关的导通瞬变。对于较低的栅极驱动，S1L导通并且辅助晶体管Sa2L保持导通。下开关的栅极电压为V1L，其被设计为高于用于快速导通的正常导通状态栅极电压。而且，采用相对较大的栅极电阻RonL来限制寄生振铃和器件的电压应力。对于上部栅极驱动器，晶体管的状态保持不变。上部开关的栅极电压保持-V2H，栅极电阻为0Omega;。负栅极电压和小栅极环路阻抗都有利于减轻由串扰引起的正虚假栅极电压。
子区间3 [t2-t3]：下开关的开启状态。对于较低的栅极驱动，S1L保持导通，并且辅助晶体管Sa1L导通。下部开关的栅极电压被调节为用于降低栅极电压应力的正常导通状态栅极电压V1H V2H。而且，这种降低的导通状态栅极电压使得其相应的饱和电流较小，以防发生击穿故障。对于上部栅极驱动，S2H保持导通，辅助晶体管Sa2H导通。对于即将到来的关断瞬态期间的串扰抑制，上部开关的栅极电压变为0V.
子区间4 [t3-t4]：关闭下部开关的瞬变。对于较低的栅极驱动，S2L导通并且辅助晶体管Sa1L保持导通。快速关断时，下方开关的栅极电压变为V2H，栅极电阻为0Omega;。 对于上部栅极驱动器，晶体管的状态保持不变; 具有0Omega;栅极电阻的上部开关的0 V栅极电压是最有效的组合，可将由串扰引起的栅极电压负寄生电感降至最低。
基于电路对称性，上部开关的开关瞬态期间的工作原理，即子区间5-7与子区间2-4期间的工作原理类似。具体而言，子区间5-7分别对应于上部开关的导通瞬态，上部开关的导通状态以及关断瞬态。根据工作原理，用于控制辅助晶体管的逻辑信号可以仅基于使用多个逻辑门的主设备的逻辑信号来合成。因此，通过前馈控制，该门极辅助电路非常适合具有快速开关能力的SiC器件。
表II总结了基于所提出的IGD与表I中确定的理想栅极电压和电阻的实际可实现的栅极电压和电阻。它显示了在每个开关状态下的实际栅极电压/电阻几乎可以满足对于快速切换和串扰抑制。还要注意，表II中可实现的栅极电阻表示栅极驱动器设计人员可以管理的外部栅极电阻。功率半导体的内部栅极电阻不包括在内。
关于主驱动信号和辅助信号之间的延迟时间，优选设置为切换时间。实际上，考虑到切换时间取决于工作状态，建议根据在最大工作电压，电流和最低工作温度下，SiC MOSFETs的最长导通时间[32]设置持续时间。因此，所提议的IGD的好处可以被充分利用。更好的是，延迟时间可以在不同的工作条件下进行自适应调节，尽管物理实现具有挑战性，但允许最大栅极驱动输出电压跟随切换时间的变化以最小化SiC器件的栅极应力。得益于栅极驱动IC设计技术，基于嵌入到IC中的多个逻辑门，可实现可调延迟时间。细节在第四节中突出显示。实际中一个问题是，在开关瞬变期间，栅极驱动器的输出电压优选被设置为实现高速开关的器件的最大栅极电压额定值。关于栅极环路中可能的快速切换合成寄生振铃，特别是在导通瞬变期间，器件的栅极 - 源极端子可能过应力。可以采用几种方法来抑制这个问题。
1）将主驱动信号和辅助信号之间的延迟时间仔细设置为与切换时间接近。 或者采用基于栅极驱动IC技术的可调延迟时间策略来匹配不同工作条件下的切换时间。通常，当开关换向完成时，功率器件的实际栅源电压低于栅极驱动器的输出电压。之后，栅极驱动器的输出电压变成V1-V2。然后，可以保证足够的栅极电压裕度。
2）将图3（a）中的最大栅极驱动输出电压V1和V2的幅度设置为略低于器件最大栅极额定电压的幅度。例如，在V部分的实验验证中，V2被设置为-5 V而不是-10 V，这是被测器件的最大负栅极额定电压。
3）如第II部分所述，选择一个相对较大的栅极电阻Rg作为导通转换，以增加阻尼因数并抑制栅极环路中的振铃。最好将栅环中的LRC谐振网络设计成临界阻尼或过阻尼系统。
4）将IGD电路集成到IC中以降低与栅极环路相关的寄生电感，然后可以缓解寄生振铃及其产生的栅极电压尖峰。
另外，源于图3（a）中IGD的简化版本只包含两个辅助晶体管（Sa1H和Sa2H或Sa1L和Sa2L）和简单改进过的CGD电路（S1H和S2H或S1L和S2L）。如图5所示，由于改进的CGD电路的独立源/汇输出，该简化的替代方案省略了前述IGD中采用的两个辅助二极管（DoffH和DaH或DoffL和DaL），从而导致辅助电路不太复杂，并且栅极驱动性能更好，因为在栅极环路中不会有二极管正向压降。请注意，与上述IGD相比，此简化版本具有与辅助晶体管相同的逻辑控制信号以及操作原理。 在实践中采用这种简化替代方案的一个限制是缺乏具有独立源/汇输出的商用现成栅极驱动IC以及适用于快速开关SiC器件的足够输出电压和汇/源电流。还要注意，所提出的辅助电路是基于晶体管的，并且适用于栅极驱动芯片级集成。
Ⅳ.具有嵌入式IGD电路的CMOS栅极驱动IC
为了降低采用所提出的用于SiC功率转换系统的IGD的复杂性，集成了智能栅极辅助电路的栅极驱动IC已经在市售的大容量硅CMOS工艺中开发[33]。由于栅极驱动IC本身是一个复杂的系统[34]，在本文中，只有与IGD电路相关的功能块被突出显示。
A.输出缓冲区
图6说明了栅极驱动IC输出缓冲器的示意图，包括一个带有独立源/接收器输出以及一个智能门辅助电路的CGD输出级，用于SiC器件的快速切换和串扰抑制[见图6（b）]。
输出缓冲区基于CMOS缓冲区拓扑结构。输出级电平使用高压MOSFET，二极管连接的MOSFE
全文共10066字，剩余内容已隐藏，支付完成后下载完整资料
资料编号：[14352]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
