英语原文共 16 页，剩余内容已隐藏，支付完成后下载完整资料
AT89S51单片机的介绍
1描述
AT89S51是一个低功耗，高性能CMOS 8位具有4K字节闪烁可编程可擦除只读存储器（PEROM）的微机处理器。该设备采用Atmel的高密度且不易失的内存技术，与行业标准的MCS-51指令集和引脚兼容。片上Flash允许程序存储器在系统内或在常规非易失性存储器编程器进行重新编程。AT89S51是一个功能强大的微型计算机，通过一个多功能的8位CPU与Flash在一个单片芯片相结合，它为许多嵌入式控制应用提供了一个高度灵活的和具有成本效益的解决方案。
2功能特点
AT89S51提供以下标准功能：4K字节的闪存，128字节RAM，32个I / O线，两个16位定时器/计数器，一个五向量两级中断架构，一个全双工串行接口，片内振荡器和时钟电路。此外，AT89S51采用静态逻辑设计，可在低至零频率下工作，并支持两种软件可选择的省电模式。这个空闲模式会停止CPU的工作但允许RAM、定时器/计数器、串行口和中断系统继续工作。掉电方式保存RAM中的内容，掉电模式保存RAM内容，但冻结振荡器禁用所有其他芯片功能，直到下一次硬件复位。
3特征
MCS - 51系列产品兼容
4K字节的在系统可编程（ISP）闪存–耐力：1000写/擦除周期
4.0v至5.5V的操作范围
全静态操作：0 Hz到33 MHz
三级程序存储器锁定
128times;8位内部RAM
32个可编程I/O线
两个16位定时器/计数器
六个中断源
全双工UART串行通道
低功耗空闲和掉电模式
恢复中断从掉电模式
看门狗定时器
双数据指针
断电标志
快速编程时间
灵活的ISP编程（字节和Page Mode）
4 引脚描述
VCC：电源电压。
GND:Ground.
0端口：端口0是一个8位漏极开路双向I/O口。作为一个输出端口，每个引脚可驱动八个TTL输入。当写入端口0引脚，该引脚可作为高阻抗输入。P ort0也可以配置为复低位地址/数据总线在访问外部程序和数据存储器。在此模式下，P0具有内部上拉。端口0还在闪存编程期间接收代码字节，并在编程期间输出代码字节。 在编程期间需要外部上拉
1端口：端口1是一个8位双向I / O口内部上拉电阻。1口的输出缓冲器可驱动四个TTL输入。对端口写“1”，把端口拉到高的内 l上拉，可作为输入。作为输入，外部被拉低的Port1引脚将由于内部上拉而产生源电流（IIL）。在Flash编程和验证期间，Port1还接收低阶地址字节。
2端口：端口2是一个8位双向I / O端口内部上拉电阻。端口2输出缓冲器可驱动四个TTL输入。当1写入端口2引脚时，它们通过内部上拉电阻拉高，并可用作输入。作为输入，外部被拉低的Port2引脚将产生源电流，因为内部上拉.Port2在从外部程序存储器获取期间和在访问使用16位地址的外部数据存储器期间发出高阶地址字节。在这个应用中，当发射1s时，它使用强内部上拉。 在访问使用8位地址的外部数据存储器时，端口2发送P2特殊功能寄存器的内容。 端口2还在闪存编程和验证期间接收高阶地址位和一些控制信号。
3端口：端口3是一个8位双向I / O端口内部上拉电阻。端口3输出缓冲器可驱动四个TTL输入。当1写入端口3引脚时，它们通过内部上拉电阻拉高，并可用作输入。作为输入，外部被拉低的端口3引脚将由于上拉而产生电流（IIL）。端口3还提供各种特殊的功能 在AT89S51特点如下：
Tab.4-1 次要功能
端口引脚
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
|
P3.7 |
RD (外部数据存储器读选通) |
备用功能
RXD(串行输入口)
TXD(串行输出口)
INT0 (外部中断0)
INT1(外部中断1)
T0(定时器外部输入) T1(外部输入)
WR (外部数据存储器写选通)
端口3还接收一些用于闪存编程和验证的控制信号。
RST：复位输入。当振荡器运行时，此引脚上的两个机器周期的高电平将复位器件。
ALE / PROG：地址锁存使能输出脉冲，用于在访问外部存储器时锁存地址的低字节。此引脚也是闪存编程期间的编程脉冲输入（PROG）。在正常操作中，ALE以恒定速率1/6的振荡器频率发射，可用于外部时序或时钟用途。但是，请注意，在每次访问外部数据存储器时，将跳过一个ALE脉冲。
如果需要，可以通过将SFR位置8EH的位0置1来禁止ALE操作。通过设置位，ALE仅在MOVX或MOVC指令期间有效。否则，引脚弱上拉。如果微控制器处于外部执行模式，则设置ALE禁用位不起作用。
PSEN：程序存储使能是对外部程序存储器的读选通
AT89S51正从外部程序存储器执行代码，每个机器周期中PSEN被激活两次，除了在每次访问外部数据存储器期间跳过两个PSEN激活。
EA / VPP：外部访问使能。 EA必须绑定到GND，以使器件能够从外部程序存储单元获取代码，从0000H开始到FFFFH。但是，注意，如果锁定位1被编程，EA将在复位时内部锁存.EA应被绑定到VCC以进行内部程序执行。此引脚在闪存编程期间还接收12V编程使能电压（VPP），用于需要12伏VPP的部件。
XTAL1：反相振荡器放大器的输入和内部时钟工作电路的输入。
XTAL2：反相振荡器放大器的输出、
5其他设备
5.1振荡器特性
XTAL1和XTAL2分别是可以配置为用作片上振荡器的反相放大器的输入和输出，如图1所示。可以使用石英晶体或陶瓷谐振器。 为了从外部时钟源驱动器件，XTAL2应保持未连接状态，而XTAL1的驱动如图2所示。对外部时钟信号的占空比没有要求，因为内部时钟电路的输入是通过一个 除以2触发器，但必须遵守最小和最大电压高和低时间规格。
5.2空闲模式
在空闲模式下，CPU使所有片上外设保持活动状态。 该模式由软件调用。 在此模式下，片内RAM和所有特殊功能寄存器的内容保持不变。 空闲模式可以由任何允许的中断或硬件复位终止。应当注意，当硬件复位终止空闲时，器件通常从中断的程序恢复程序执行，最多两个机器周期 内部复位算法进行控制。 片内硬件禁止在这种情况下访问内部RAM，但不禁止访问端口引脚。 为了消除空闲通过复位终止时意外写入端口引脚的可能性，调用空闲的指令后面的指令不应该是写入端口引脚或外部存储器的指令。
5.3掉电模式
在掉电模式下，振荡器停止，唤醒掉电的指令是最后执行的指令。 片内RAM和特殊功能寄存器保持其值，直到掉电模式终止。 只有退出掉电模式才是硬件复位。 复位重新定义了SFR，但不改变片内RAM。 在VCC恢复到其正常工作电平之前，不应激活复位，并且必须保持足够长的时间，以使振荡器重新启动并稳定。
表5-1空闲和掉电模式下外部引脚的状态
|
模式 |
程序 |
ALE |
|
存储器 |
||
PSEN PORT0 PORT1 PORT2 PORT3
|
闲置 |
内部l |
1 |
1 |
Data |
Data |
Data |
Data |
|
闲置 |
外部 |
1 |
1 |
Float |
Data |
Address |
Data |
|
断电 |
内部l |
0 |
0 |
Data |
Data |
Data |
Data |
|
断电 |
外部 |
0 |
0 |
Float |
Data |
Data |
Data |
5.4程序存储器锁定位
在芯片上有三个锁定位，可以保留未编程（U）或可以编程（P），以获得下表中列出的附加功能。
表5-2锁定位保护模式
程序锁位 保护型
|
1 |
U |
U |
U |
没有程序锁功能 |
|
|
MOVC从外部指令的执行 |
|||||
|
2 |
P |
U |
U |
程序存储器禁用提取代码字节 |
|
|
从内部存储器, EA |
采样和锁定 |
||||
|
复位，并禁止Flash的进一步编程 |
|||||
|
3 |
P |
P |
U |
同为模式2，也验证了被禁用 |
|
|
4 |
P |
P |
P |
同为模式3，同时外部执行禁用 |
|
当锁定位1被编程时，EA引脚的逻辑电平在复位期间被采样和锁存。 如果器件在没有复位的情况下上电，则锁存器将初始化为随机值，并保持该值，直到复位被激活。 有必要使EA的锁存值与该引脚处的当前逻辑电平一致，以使器件正常工作。
5.5特殊功能寄存器
注意，并非所有地址都被占用，并且未被占用的地址可能不在芯片上实现。 对这些地址的读访问通常将返回随机数据，写访问将具有不确定的效果。
用户软件不应向这些未列出的位置写入1，因为它们可能在未来的产品中用于调用新功能。 在这种情况下，新位的复位或无效值将始终为0。
5.6中断寄存器
各个中断使能位位于IE寄存器中。 可以为IP寄存器中的五个中断源设置两个优先级。
5.7双数据指针寄存器
为了便于访问内部和外部数据存储器，提供了两组16位数据指针寄存器：DP0在SFR地址位置82H-83H，DP1在84H-85H。 SFR中的位DPS = 0 AUXR1选择DP0，DPS = 1选择DP1。 在访问相应的数据指针寄存器之前，用户应始终将DPS位初始化为适当的值。
5.8关闭电源
电源关闭标志（POF）位于PCON SFR中的bit 4（PCON.4）。 在上电期间将POF设置为“1”。 它可以
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[141120]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
