英语原文共 18 页，剩余内容已隐藏，支付完成后下载完整资料
基于同相配置PWM和小波变换的新型级联H桥多电平逆变器功耗最小化
Garapati Durga Prasad a，*，V.Jegathesan a，Veerasamy Moorthy b
Karunya大学电气和电子工程，Coimbatore 641 114，T.N，印度
Swarnandhra工程与技术学院电气和电子工程专业，纳萨普尔534280，A.P，印度
2015年9月11日收到；2016年7月26日订正；2016年9月11日接受
2016年10月11日在线提供
关键字
现场可编程门阵列(FPGA)；
同相配置(IPD)PWM；
最少数量的开关装置；
多电平逆变器；
总谐波失真；小波变换工具
摘要多电平逆变器(MLI)由于谐波失真小、电磁干扰小、直流电压高等优点，已成为传统两电平逆变器的首选。 年龄。然而，元件数量的增加，复杂的PWM控制，电压平衡问题，以及电路中的元件失效都是其中的一些缺点。这篇文章中提出的白杨学 锥度提供了一个阶梯状的直流电压，它近似于指令正弦波的整流形状，而桥式逆变器则反过来交替极性产生一个。 交流电压低总谐波失真和功率损耗。这种拓扑需要更少的组件，从而降低了总体成本和复杂性，特别是对于更高的输出。 电压等级。利用小波变换工具，提出了一种基于小波变换的故障诊断算法。最后研制了实验样机，并对仿真结果进行了验证。
copy; 2016 An Shams大学。由Elsevier B.V制作和托管。这是一篇基于ccby-nc-nd许可证的开放访问文章。( (http://creativecommons.org/licenses/by-nc-nd/4.0/)。
1.介绍
近年来，多电平变换器技术得到了越来越多的关注，特别是在高功率应用领域[1，2]。引起更多关注的原因是产出 与两电平变换器拓扑相比，波形有了很大的改善.由于器件的串联连接，变换器的电压额定值明显增加。赖和鹏 提出了不同的多电平变换器[3]的基础上的拓扑。
*相应的作者。
电子邮件地址：durgaprasad_garapati@yahoo.co.in(D.P.Garapati)。Ain Shams大学负责的同行评审。
Production and hosting by Elsevier
http://dx.doi.org/10.1016/j.asej.2016.09.008
2090-4479 copy; 2016 An Shams大学。由Elsevier B.V.制作和主持。
这是一篇基于ccby-nc-nd许可证的开放访问文章。 (http://creativecommons.org/licenses/by-nc-nd/4.0/).。
MLIs的一般概念是利用较高数量的有源半导体开关，以较小的电压阶数进行功率转换，有几个优点和较少的dis。 与传统的功率转换方法相比[4-6]的优点。由于广泛的研究，引入了新颖的变换器拓扑和独特的调制策略。一些 这些建议的转换器的应用包括工业驱动[7]、灵活交流传动系统(FACTS)[8-10]和车辆推进[11，12]。
值得注意的是，对于效率和电能质量受到极大关注的光伏能源，多电平变换器是可取的。因此，已经配置了一些建议的拓扑 使用开关频率和高功率半导体器件，其中低阶电流谐波的存在使配置的拓扑恶化，尽管在 输出电压[13-15]此外，使用不等电压源会使拓扑变得不对称，处理起来也很麻烦，因为直流电源需要按设定的顺序排列。 在每个电源中，对不同额定功率半导体开关的进一步要求是另一个挫折[16-18]。宋提出了一种拓扑结构，在这种拓扑结构中，实际的dc供应减少了变压器，这反过来又增加了重量，也没有在经济手段。与此不同的是，等值直流电源被用于建议的配置，从而使拓扑变得对称。 这是灵活地安排直流电源，以获得所需的输出电压水平[19]。此外，Ebrahimi还提出了一种新的多电平变换器拓扑，减少了开关数。 得到在输出端获得最大电平，并对所提出的算法进行了优化，规定了目标，包括所需开关、栅极驱动电路和电容器的最小化，以及阻塞。 开关电压[20]。观察到多层细胞是通过细胞的级联排列来实现的，在级联排列中，单个细胞的连续加法可以承受相等的阻塞电压以及起始单元承受较高的阻塞电压，从而导致设备故障。
本文提出了与传统拓扑相比，所建议的拓扑结构所需的组件数较少的一般概念。由于所建议的拓扑结构，它更高效、更可靠。 具有极性产生(PG)单元和电平产生(LG)单元，分别工作在线路频率和高频。
半导体器件的故障显着地导致电力电子电路中的故障。因此，对建议的拓扑结构进行适当的故障诊断已成为必须的步骤。t的输出 他认为拓扑结构受小波变换工具(WTT)的影响。根据无故障电路的wtt系数以及所建议的拓扑结构的模拟故障，提出故障字典。 被陷害了。通过提取WTT系数的标准差，生成故障字典。将提取的参数用于开发故障字典，该字典随后被使用。 准备用于故障识别的广义算法。
众所周知，任何拓扑的成功运行都取决于控制策略的选择。一般空间矢量调制(SVM)和多载波脉宽调制(MCPW) 将用作调制技术。从切换时间的角度来看，支持向量机技术更具建设性，需要额外的努力来实现[21-24]。从文献来看，我 指出多载波正弦脉宽调制(MCSPWM)是级联H桥逆变器常用的控制策略。此外，不同相位REL的MCPWM策略也不同。 讨论了它们之间的关系，即同相配置(IPD)、相位对立处理(POD)、替代相位反对处理(APOD)。从其中选择IPD或PD策略 驱动建议的逆变器，可以扩展到任意数量的电压水平，它产生最小的谐波失真比其他PWM策略[25-29]。在PD中，SPWM载流子不重合，它们彼此之间有着特定的反作用力，同时也是相位的。在对不同MCPWM技术进行仿真时，IPD控制策略取得了较好的效果。鉴于这些结果， 本文采用基于IPD的SPWM技术来获得所建议的变换器的开关脉冲，并将它们拉长到多个电压电平。所产生的开关脉冲 并给出了所提出的拓扑结构的FPGA。
2.理论框架
2.1.建议的多级拓扑
在传统的MLI中，高频功率半导体器件适用于产生与基频交变的波形.然而，没有必要使用所有的开关。 产生所有电压水平。所建议的混合MLI拓扑主要由两个单元组成，一个单元用于产生正极性的电压电平。这个单位要求高频率 功率半导体开关通过连接n个隔离直流电压源来产生所需的电平数。另一个单元称为PG单元，负责产生交变输出电压。一种交流输出电压。该单元需要低频功率半导体开关，在线路频率上作为单相全桥(SPFB)逆变器工作。
该拓扑将这个高频和低频单元结合在一起，在输出端产生所需的电压电平。为了产生一个完整的多电平输出，零和正的le。 VELS由lg单元产生，这些VELS依次被馈送到PG单元，即SPFB逆变器，用于产生交流输出电压波形。在建议的拓扑中，IGBT的数目 与级联H-桥(CHB)相比，ED在任意数量的水平上都要小，并且所建议的拓扑的开关上的驻压低于所提出的拓扑[14，15]。内弗特莱 SS，CHB各种开关的电压额定值是需要的拓扑在本工作中考虑。图1示出了建议的15层对称拓扑，其左半部分为l。 Evel发生器由7个开关、6个二极管和7个隔离直流源组成，它们产生所需的输出电压水平，而右半部分是SPFB逆变器，提供交流电源。 ING波形与所需的电平。因此，不需要所有的开关工作在高频，从而导致更简单和更可靠的控制逆变器，这也导致 在2.3节中讨论的降低电路的功率损耗。
为了达到下一个级别，整个模块将被复制，如图1所示。此外，通过增加所需的模块数，可以使其适应所需的电压电平数。它 还为3/应用程序提供了进一步的范围。参考文献。[30]表明，从3-/应用的角度来看，对电压源的要求为1：3与传统的CHB[31，32]之比。这，这个，那，那个 表1给出了所建议的拓扑结构与传统拓扑的比较。可以清楚地看到，建议的拓扑需要较少的组件。所以一个额外的优势 f此拓扑结构将占用较少的空间，并以较小的失真产生所需的输出。最大输出电压是通过增加所有直流电源连接的幅度来获得的。 在赛道上。因此，输出电压电平是根据单个直流电源的选择和功率半导体开关的适当开关动作得出的。
图1单阶段十五层新MLDCLI的原理图
LG单元向PG单元提供直流母线电压，其形状类似于命令正弦电压的整流波形，PG单元依次交替电压。 极性产生具有所需电平的阶梯状交流电压。具体而言，LG单元由n个串联子单元构成，提供阶梯状直流母线n阶电压， 对于PG单元，PG单元依次交替电压极性以产生具有(2*n1)电平的阶梯形状的交流电压。
建议拓扑中IGBT的活动数
其中L是水平数。
为了实现MCSPWM的lsquo;Lrsquo;级输出，它只需要一半的载波数量。每个开关所需的开关脉冲是由振幅和频率相同的三角形载波产生的。 与参考正弦波进行比较，如图2所示。15电平常规变换器的MCSPWM需要14载波，但我 在这个拓扑中，七个载波和一个调制信号就足够了，如图2所示。在这里，载波信号的减少是逆变器控制的一个值得称道的成就，因为它在 Ly正极性多电平输出电压[30，33，34]。为了避免开关周期中不需要的电压电平，应选择开关模式，以使开关过渡。 在每一种模式下，S变得最小。这也将有助于降低开关功耗。
如前所述，这种拓扑的主要优点之一是它需要PG单元中的低频开关，其中一对开关只提供线路频率(50 Hz)的负载。因此， 建议的拓扑结构的可靠性优于MIL-HDBK-217 F(可靠性工程师协会)。所建议的对称15电平逆变器的开关状态如图3所示。
表1每相15电平逆变器结构所需的元件数目
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[443847]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
|
Table 1 Number of components required for 15 Level Inverter structure per phase. S. Multilevel inverter Cascaded H- Diode Flying MLDCLI MLDCLI Suggested topology in |
|||||||||
|
or CHB DC FC topology in [25] this paper |
|||||||||
|
1 |
Main switches |
28 |
28 |
28 |
18 |
18 |
18 |
18 |
7 |
|
2 |
Bypass diodes |
0 |
0 |
0 |
0 |
0 |
0 |
18 |
6 |
|
3 |
Clamping diodes |
0 |
24 |
0 |
0 |
12 |
0 |
0 |
0 |
|
4 |
DC split capacitors |
0 |
6 |
6 |
0 |
6 |
6 |
0 |
0 |
|
5 |
Clamping capacitors |
0 |
0 |
12 |
0 |
0 |
6 |
0 |
0 |
|
6 |
DC bus capacitors/ |
7 |
14 |
14 |
7 |
14 |
14 |
7 |
7 |
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
